存儲器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種存儲器件及其形成方法。
【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:模擬電路、數(shù)字電路和數(shù)/?；旌想娐罚渲写鎯ζ骷菙?shù)字電路中的一個重要類型。近年來，在存儲器件中，閃存(flash memory)的發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長期保持存儲的信息，因此被廣泛應(yīng)用于各種急需要存儲的數(shù)據(jù)不會因電源中斷而消失，有需要重復(fù)讀寫數(shù)據(jù)的存儲器。而且，閃存具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。因此，如何提升閃存的性能、并降低成本成為一個重要課題。
[0003]其次，發(fā)展高密度閃存技術(shù)，有利于各類隨身電子設(shè)備的性能提高，例如以閃存作為數(shù)碼相機(jī)、筆記本電腦或平板電腦等電子設(shè)備中的存儲器件。因此，降低閃存單元的尺寸，并以此降低閃存單元的成本是技術(shù)發(fā)展的方向之一。對于或非門(NOR)電擦除隧穿氧化層(ETOX, Erase Through Oxide)閃存存儲器(Flash Memory)來說,采用自對準(zhǔn)電接觸(Self-Align Contact)工藝能夠使閃存存儲單元的尺寸縮小。
[0004]圖1是采用自對準(zhǔn)電接觸工藝形成的閃存存儲器件的剖面結(jié)構(gòu)示意圖，包括:襯底100，所述襯底100表面具有若干相鄰的存儲單元101，所述存儲單元101包括:位于襯底100表面的隧穿氧化層110、位于隧穿氧化層110表面的浮柵層111、位于浮柵層111表面的絕緣層112、位于絕緣層112表面的控制柵層113、以及位于控制柵層113表面的氮化硅層114 ;位于相鄰存儲單元101之間的襯底100內(nèi)的源區(qū)或漏區(qū)102 ;位于所述存儲單元101兩側(cè)襯底100表面的側(cè)墻103 ;位于側(cè)墻103表面、氮化硅層114表面以及相鄰存儲單元101之間襯底100表面的電互連結(jié)構(gòu)105。
[0005]然而，現(xiàn)有技術(shù)形成的閃存存儲器件依舊穩(wěn)定性較低、可靠性不佳。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種存儲器件及其形成方法，所述存儲器件性能改善、穩(wěn)定性提聞。
[0007]為解決上述問題，本發(fā)明提供一種存儲器件的形成方法，包括:提供襯底，所述襯底表面具有存儲單兀，所述存儲單兀包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層；在所述存儲單元的側(cè)壁表面形成第二掩膜層，所述第二掩膜層覆蓋第一介質(zhì)層、浮柵層和第二介質(zhì)層的側(cè)壁、以及控制柵層靠近浮柵層的部分側(cè)壁；以第一掩膜層和第二掩膜層為掩膜，去除部分控制柵層，使暴露出的部分控制柵層平行于襯底表面方向的尺寸縮?。辉谌コ糠挚刂茤艑又?，以所述第一掩膜層和第二掩膜層為掩膜，采用自對準(zhǔn)硅化工藝在暴露出的控制柵層側(cè)壁表面、以及暴露出的襯底表面形成電接觸層；在所述襯底、存儲單元和第二掩膜層表面形成阻擋層、以及位于所述阻擋層表面的第三介質(zhì)層，所述第三介質(zhì)層和阻擋層內(nèi)具有開口，所述開口至少暴露出襯底表面的電接觸層；在所述開口內(nèi)形成導(dǎo)電結(jié)構(gòu)。
[0008]可選的，所述第二掩膜的形成工藝包括:在襯底和存儲單元表面形成第二掩膜；回刻蝕所述第二掩膜直至暴露出第一掩膜的頂部表面和襯底表面為止，形成第二掩膜側(cè)墻；在襯底、存儲單元和第二掩膜側(cè)墻表面形成犧牲膜；回刻蝕所述犧牲膜以形成犧牲層，所述犧牲層暴露出第一掩膜層側(cè)壁表面的第二掩膜側(cè)墻、以及靠近第一掩膜層的部分控制柵層側(cè)壁表面的第二掩膜側(cè)墻；以所述犧牲層為掩膜，刻蝕所述第二掩膜側(cè)墻以形成第二掩膜層，直至暴露出第一掩膜層側(cè)壁表面和部分控制柵層側(cè)壁表面為止；在形成第二掩膜層之后，去除所述犧牲層。
[0009]可選的，所述犧牲層的材料為無定形碳、底層抗反射層材料或光刻膠。
[0010]可選的，去除犧牲層的工藝為干法刻蝕工藝，刻蝕氣體包括氧氣。
[0011]可選的，刻蝕所述第二掩膜側(cè)墻的工藝為各向同性的濕法刻蝕工藝，刻蝕液包括氫氟酸。
[0012]可選的，刻蝕所述第二掩膜側(cè)墻的工藝為各向同性的干法刻蝕工藝，刻蝕氣體包括氟基氣體。
[0013]可選的，所述去除部分控制柵層的工藝為各向同性的濕法刻蝕工藝，刻蝕液包括四甲基氫氧化銨或硝酸和氫氟酸的混合溶液。
[0014]可選的，所述去除部分控制柵層的工藝為各向同性的干法刻蝕工藝，刻蝕氣體包括氟基氣體。
[0015]可選的，由所述第二掩膜層覆蓋的部分控制柵層的厚度大于控制柵層總厚度的1/5。
[0016]可選的，所述電接觸層的形成工藝包括:在襯底、第二掩膜層和存儲單元表面形成金屬層；采用退火工藝使金屬層內(nèi)的金屬原子向暴露出的控制柵層和襯底內(nèi)擴(kuò)散，形成電接觸層；在形成電接觸層之后，去除金屬層。
[0017]可選的，所述金屬層的材料為鎳、鈷、鈦、鉭中的一種或多種組合。
[0018]可選的，所述電接觸層的材料為硅化鎳、硅化鈷、硅化鈦、硅化鉭中的一種或多種組合。
[0019]可選的，所述阻擋層和第三介質(zhì)層的形成工藝包括:在襯底、存儲單元和第二掩膜層表面沉積阻擋層；在阻擋層表面沉積第三介質(zhì)層；在第三介質(zhì)層表面形成圖形化層，所述圖形化層暴露出襯底表面的電接觸層以及部分存儲單元的對應(yīng)位置；以所述圖形化層為掩膜刻蝕所述第三介質(zhì)層，直至暴露出阻擋層為止，以形成開口 ；去除開口底部的阻擋層，直至暴露出襯底表面的電接觸層為止；在去除開口底部的阻擋層之后，去除圖形化層。
[0020]可選的，在沉積第三介質(zhì)層之后，形成圖形化層之前，采用化學(xué)機(jī)械拋光工藝平坦化所述第三介質(zhì)層。
[0021]可選的，所述存儲單元兩側(cè)的襯底內(nèi)具有摻雜區(qū)，襯底內(nèi)的電接觸層位于摻雜區(qū)表面，所述摻雜區(qū)內(nèi)具有P型離子或N型離子。
[0022]可選的，所述導(dǎo)電結(jié)構(gòu)的形成方法包括:在所述第三介質(zhì)層表面和開口內(nèi)形成導(dǎo)電層，所述導(dǎo)電層填充滿所述開口 ；采用化學(xué)機(jī)械拋光工藝平坦化所述導(dǎo)電層，直至暴露出第三介質(zhì)層表面為止。
[0023]可選的，所述導(dǎo)電層的材料為銅、鎢或鋁，所述導(dǎo)電層的形成工藝為沉積工藝或電鍍工藝。
[0024]可選的，所述第一介質(zhì)層的材料為氧化硅；所述第二介質(zhì)層的材料為氧化硅、氮化娃、氮氧化娃中的一種或多種組合；所述浮柵層和控制柵層的材料為多晶娃；所述第一掩膜層或第二掩膜層的材料為氧化硅、氮化硅或氮氧化硅，且所述第一掩膜層和第二掩膜層的材料不同；所述阻擋層的材料為氧化硅、氮化硅或氮氧化硅；所述第三介質(zhì)層的材料為氧化娃、氮化娃、氮氧化娃、低K介質(zhì)材料中的一種或多種組合，且第三介質(zhì)層的材料與阻擋層的材料不同。
[0025]相應(yīng)的，本發(fā)明還提供一種采用上述任一項(xiàng)方法所形成的存儲器件，包括:襯底；位于所述襯底表面的存儲單兀，所述存儲單兀包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層；位于所述存儲單元的側(cè)壁表面的第二掩膜層，所述第二掩膜層覆蓋第一介質(zhì)層、浮柵層和第二介質(zhì)層的側(cè)壁、以及控制柵層靠近浮柵層的部分側(cè)壁，所述第一掩膜層和第二掩膜層暴露出的部分控制柵層平行于襯底表面方向的尺寸、小于浮柵層或第一掩膜層平行于襯底表面方向的尺寸；位于第一掩膜層和第二掩膜層暴露出的控制柵層側(cè)壁表面、以及暴露出的襯底表面的電接觸層；位于所述襯底、存儲單元和第二掩膜層表面形成阻擋層、以及位于所述阻擋層表面的第三介質(zhì)層，所述第三介質(zhì)層和阻擋層內(nèi)具有開口，所述開口至少暴露出存儲單元兩側(cè)襯底表面的電接觸層；位于所述開口內(nèi)形成導(dǎo)電結(jié)構(gòu)。
[0026]可選的，所述電接觸層位于自第一掩膜層至第二介質(zhì)層的控制柵層側(cè)壁表面。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明的存儲器件的形成方法中，在所述存儲單元的側(cè)壁表面形成第二掩膜層，所述第二掩膜層覆蓋第一介質(zhì)層、浮柵層和第二介質(zhì)層的側(cè)壁、以及控制柵層靠近浮柵層的部分側(cè)壁；并在形成電接觸層之前，以第一掩膜和第二掩膜為掩膜，去除部分控制柵層，使暴露出的部分控制柵層平行于襯底表面方向的尺寸縮小。由于縮小了暴露出的控制柵層平行于襯底表面方向的尺寸，即暴露出的控制柵層側(cè)壁相對于浮柵層側(cè)壁和第一掩膜層側(cè)壁凹陷，當(dāng)采用自對準(zhǔn)硅化工藝形成電接觸層之后，所述電接觸層的表面不會突出于所述浮柵層側(cè)壁或第一掩膜層側(cè)壁表面，使得第一掩膜層能夠完全覆蓋所述控制柵層側(cè)壁表面的電接觸層。因此，當(dāng)后續(xù)形成第三介質(zhì)層內(nèi)的開口時，位于控制柵層側(cè)壁表面的電接觸層能夠由第一掩膜層和阻擋層保護(hù)，使所述開口的側(cè)壁不會暴露出所述電接觸層，且電接觸層表面具有足夠厚度的阻擋層用于隔離后續(xù)形成的導(dǎo)電結(jié)構(gòu)。從而，在后續(xù)形成導(dǎo)電結(jié)構(gòu)之后，所述導(dǎo)電結(jié)構(gòu)與控制柵層側(cè)壁表面的電接觸層之間電隔離效果良好，不易產(chǎn)生漏電流，使所形成的存儲器件性能穩(wěn)定、可靠性增強(qiáng)。
[0029]本發(fā)明的存儲器件中，所述第一掩膜和第二掩膜暴露出的部分控制柵層平行于襯底表面方向的尺寸、小于浮柵層或第一掩膜層平行于襯底表面方向的尺寸，即暴露出的控制柵層側(cè)壁相對于浮柵層側(cè)壁和第一掩膜層側(cè)壁凹陷，使得位于控制柵層暴露出的側(cè)壁表面的電接觸層表面不會突出于所述浮柵層側(cè)壁或第一掩膜層側(cè)壁表面，因此，所述第一掩膜層能夠完全覆蓋所述控制柵層側(cè)壁表面的電接觸層，且電接觸層表面具有足夠厚度的阻擋層用于隔離導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)與控制柵層側(cè)壁表面的電接觸層之間電隔離