晶圓缺陷密度獲得方法、測試方法及半導體裝置形成方法
【技術領域】
[0001] 本發(fā)明涉及半導體制造技術領域，特別是涉及晶圓缺陷密度獲得方法、測試方法 及半導體裝置形成方法。
【背景技術】
[0002] 在半導體制造領域，研究芯片產(chǎn)量最大化的系統(tǒng)和方法對半導體制造公司的成功 是至關重要的。公司降低制造成本同時生產(chǎn)更大數(shù)量的產(chǎn)品，從而降低了銷售價格，增加利 潤，獲取較高的收益率。
[0003]目前，半導體制造工序是先在一片晶圓上同時生長幾百上千個相同芯片，全部制 程完成后的晶圓又稱為裸片。通過對裸片的測試挑選出合格芯片，并切割封裝成產(chǎn)品。
[0004] 缺陷密度（DO)評估對半導體制造（FAB)而言是必不可少，其作用是評估半導體制 造過程中不同的技術能力，特別是不同的復雜工藝，但現(xiàn)有的隨機缺陷密度評估，通常只是 在基于光刻復雜系數(shù)（lithocomplexitycoefficient)的基礎上作出，而對于不同種類芯 片制造工藝進行評估時，還存在較多不準確的地方。

【發(fā)明內(nèi)容】

[0005] 鑒于W上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種晶圓缺陷密度獲得方 法、測試方法及半導體裝置形成方法，解決現(xiàn)有缺陷密度評估方法不準確的問題。
[0006] 為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種晶圓缺陷密度獲得方法，包括： 獲得所述晶圓上各芯片的各導電層的致命缺陷率；根據(jù)每個芯片的各導電層的致命缺陷率 獲得致命缺陷率系數(shù)；結合所述致命缺陷率系數(shù)及理論缺陷密度計算模型獲得修正缺陷密 度計算公式；根據(jù)所述修正缺陷密度計算公式獲得所述晶圓的缺陷密度。
[0007] 優(yōu)選的，所述理論缺陷密度計算模型包括玻爾-愛因斯坦方程式。
[0008] 進一步優(yōu)選的，所述玻爾-愛因斯坦方程式為；Wafe巧161(1=1八1+0164'63蝴。)'N, 其中，Wafe巧ield為晶圓隨機良率：晶圓上的合格芯片數(shù)量與有效芯片總數(shù)的比值； DieArea為單個芯片的面積；D。為缺陷密度，單位為缺陷個數(shù)/平方英寸；N為工藝復雜度。
[0009] 優(yōu)選的，所述缺陷率系數(shù)為所述各導電層的致命缺陷率之和。
[0010] 優(yōu)選的，所述致命缺陷率系數(shù)記為C，所述修正缺陷密度計算公式：
【主權項】
1. 一種晶圓缺陷密度獲得方法，其特征在于，包括： 獲得所述晶圓上各芯片的各導電層的致命缺陷率； 根據(jù)每個芯片的各導電層的致命缺陷率獲得致命缺陷率系數(shù)； 結合所述致命缺陷率系數(shù)及理論缺陷密度計算模型獲得修正缺陷密度計算公式； 根據(jù)所述修正缺陷密度計算公式獲得所述晶圓的缺陷密度。
2. 根據(jù)權利要求1所述的晶圓缺陷密度獲得方法，其特征在于，所述理論缺陷密度計 算模型包括玻爾-愛因斯坦方程式。
3. 根據(jù)權利要求2所述的晶圓缺陷密度獲得方法，其特征在于，所述玻爾-愛因斯坦方 程式為： WaferYield=lAl+DieArea*DQrN，其中，WaferYield為晶圓隨機良率：晶圓上的合格 芯片數(shù)量與有效芯片總數(shù)的比值；DieArea為單個芯片的面積；Dtl為缺陷密度，單位為缺陷 個數(shù)/平方英寸；N為工藝復雜度。
4. 根據(jù)權利要求2所述的晶圓缺陷密度獲得方法，其特征在于，所述致命缺陷率系數(shù) 為所述各導電層的致命缺陷率之和。
5. 根據(jù)權利要求4所述的晶圓缺陷密度獲得方法，其特征在于，所述致命缺陷率系數(shù) 記為C，所述修正缺陷密度計算公式：
其中，WaferYield 為晶圓隨機良率：晶圓上的合格芯片數(shù)量與有效芯片總數(shù)的比值；DieArea為單個芯片的 面積；^〇。是修正后缺陷密度，計算公式為&。=°〇+(^ ()()()1><(^^1-(^08，其中，1)(|為缺陷密 度，單位是缺陷個數(shù)/每平方英寸，GDPW是所述有效芯片總數(shù)缺陷密度；N為工藝復雜度。
6. 根據(jù)權利要求4所述的晶圓缺陷密度獲得方法，其特征在于，所述致命缺陷率系數(shù) 記為C，所述修正缺陷密度計算公式
其中，WaferYield 為晶圓隨機良率：晶圓上的合格芯片數(shù)量與有效芯片總數(shù)的比值；DieArea為單個芯片的 面積；Dtl為缺陷密度，單位是缺陷個數(shù)/每平方英寸；N為工藝復雜度。
7. 根據(jù)權利要求1所述的晶圓缺陷密度獲得方法，其特征在于，所述晶圓為多晶硅晶 圓。
8. 根據(jù)權利要求1所述的晶圓缺陷密度獲得方法，其特征在于，所述致命缺陷包括短 路或斷路。
9. 一種晶圓測試方法，其特征在于，包括如權利要求1至8中任一項所述的晶圓缺陷密 度獲得方法。
10. -種半導體裝置形成方法，所述半導體裝置在晶圓上形成，其特征在于，包括如權 利要求9所述的晶圓測試方法。
【專利摘要】本發(fā)明提供的晶圓缺陷密度獲得方法、測試方法及半導體裝置形成方法，通過獲得所述晶圓上各芯片的各導電層的致命缺陷率，并根據(jù)每個芯片的各導電層的致命缺陷率獲得致命缺陷率系數(shù)，進而結合所述致命缺陷率系數(shù)及理論缺陷密度計算模型獲得修正缺陷密度計算公式，再根據(jù)所述修正缺陷密度計算公式獲得所述晶圓的缺陷密度，如此通過結合不同種類芯片信息對缺陷密度評估方式進行修正以提升評估準確性，從而增加合格品產(chǎn)量，提升利潤。
【IPC分類】H01L21-66
【公開號】CN104766808
【申請?zhí)枴緾N201410007099
【發(fā)明人】陳亞威
【申請人】無錫華潤上華半導體有限公司
【公開日】2015年7月8日
【申請日】2014年1月7日