薄化集成電路裝置與其制作流程的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種薄化集成電路裝置與其制作流程，特別是涉及一種減少元件剝離程序的薄化集成電路裝置制作流程以及此制作流程所制作的薄化集成電路裝置。
【背景技術(shù)】
[0002]集成電路(integrated circuit, IC)現(xiàn)在已經(jīng)是人類生活中很常見(jiàn)的電子產(chǎn)品的組成元件之一。而提高單位面積/體積內(nèi)的邏輯閘或電路數(shù)量，一直是集成電路工程師所努力的方向。其中，三維集成電路構(gòu)裝(3D IC integrat1n)相較于一般傳統(tǒng)封裝形式擁有許多優(yōu)點(diǎn)，例如元件尺寸較小、較少的信號(hào)損失與較好的電性性能。
[0003]晶片薄化是推動(dòng)三維集成電路整合構(gòu)裝(3D IC integrat1n)發(fā)展的關(guān)鍵技術(shù)之一，而目前技術(shù)可將晶片薄化至100微米以下。一般薄化完成的晶片是將硅穿孔裸露出來(lái)并進(jìn)行后續(xù)制作工藝如背面的電路重分布制作工藝等，背面制作工藝完成后會(huì)將承載物解除鍵合(剝離)，完成中介層的制作。然而現(xiàn)今晶片薄化方法的缺點(diǎn)在于承載物在解除鍵合時(shí)容易損壞且薄化步驟繁復(fù)，因此現(xiàn)今的晶片薄化良率不高，而成本很高。

【發(fā)明內(nèi)容】

[0004]為解決上述問(wèn)題，依據(jù)本發(fā)明一實(shí)施例所提出的一種薄化集成電路裝置，包含第一基板、至少一個(gè)硅穿孔、至少一個(gè)第一凸塊、第一集成電路芯片、熱介質(zhì)層與第一導(dǎo)熱蓋。其中，第一基板包含第一表面與相對(duì)于第一表面的第二表面。娃穿孔從第一表面穿透第一基板至第二表面，并且硅穿孔的第一端位于第一表面，硅穿孔的第二端位于第二表面。第一凸塊配置于第一表面且與硅穿孔的第一端電連接。第一集成電路芯片具有第一側(cè)與第二偵牝并且以第一側(cè)連接于第一凸塊。熱介質(zhì)層至少配置于第一集成電路芯片的第二側(cè)。而第一導(dǎo)熱蓋通過(guò)熱介質(zhì)層被附著于集成電路芯片以作為載體，第一導(dǎo)熱蓋用以冷卻第一集成電路芯片。
[0005]依據(jù)本發(fā)明一實(shí)施例所提出的一種薄化集成電路裝置制作流程，包含于第一基板形成至少一個(gè)硅穿孔，硅穿孔的第一端暴露于第一基板的第一表面。并于第一基板的第一表面配置至少一個(gè)第一凸塊，使第一凸塊與硅穿孔電連接。并于第一凸塊上配置第一集成電路芯片，第一集成電路芯片具有第一側(cè)與第二側(cè)，第一集成電路芯片的第一側(cè)連接于第一凸塊。并將熱介質(zhì)層配置于第一集成電路芯片的第二側(cè)。通過(guò)熱介質(zhì)層將第一導(dǎo)熱蓋的下表面附著于第一集成電路芯片。并且，以導(dǎo)熱蓋作為載體，通過(guò)固定第一導(dǎo)熱蓋來(lái)固定第一集成電路芯片與第一基板，以研磨第一基板相對(duì)于第一表面的第二表面，使硅穿孔的第二端暴露于第二表面。
[0006]以上的關(guān)于本
【發(fā)明內(nèi)容】
的說(shuō)明及以下的實(shí)施方式的說(shuō)明是用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的專利申請(qǐng)范圍更進(jìn)一步的解釋。
【附圖說(shuō)明】
[0007]圖1為本發(fā)明一實(shí)施例的薄化集成電路裝置部分剖面示意圖；
[0008]圖2A至圖2H分別為本發(fā)明一實(shí)施例的薄化集成電路裝置制作流程中各步驟的示意圖；
[0009]圖3A為本發(fā)明一實(shí)施例中導(dǎo)熱蓋未挖設(shè)凹槽的俯視示意圖；
[0010]圖3B為本發(fā)明一實(shí)施例中導(dǎo)熱蓋挖設(shè)凹槽的俯視示意圖。
[0011]圖3C為圖3B的剖面示意圖；
[0012]圖4為本發(fā)明另一實(shí)施例的薄化集成電路裝置剖面示意圖；
[0013]圖5A為本發(fā)明另一實(shí)施例的薄化集成電路裝置剖面示意圖；
[0014]圖5B為本發(fā)明又一實(shí)施例的薄化集成電路裝置剖面示意圖；
[0015]圖6A為本發(fā)明再一實(shí)施例中的薄化集成電路裝置剖面示意圖；
[0016]圖6B為本發(fā)明另一實(shí)施例的薄化集成電路裝置剖面示意圖；
[0017]圖7A為本發(fā)明再一實(shí)施例中的薄化集成電路裝置剖面示意圖；
[0018]圖7B為本發(fā)明另一實(shí)施例的薄化集成電路裝置剖面示意圖；
[0019]圖8A為本發(fā)明一實(shí)施例的薄化集成電路裝置制作流程圖；
[0020]圖SB為本發(fā)明一實(shí)施例中接續(xù)于圖8A的薄化集成電路裝置制作流程圖。
[0021]符號(hào)說(shuō)明
[0022]10、10a?1g薄化集成電路裝置
[0023]100第一基板
[0024]10a第一表面
[0025]10b第二表面
[0026]110鈍化層
[0027]120硅穿孔
[0028]120a第一端
[0029]120b第二端
[0030]130第一凸塊
[0031]135底膠
[0032]140第一集成電路芯片
[0033]140a第一側(cè)
[0034]140b第二側(cè)
[0035]140’第二集成電路芯片
[0036]150熱介質(zhì)層
[0037]160第一導(dǎo)熱蓋
[0038]160a下表面
[0039]160b上表面
[0040]160’第二導(dǎo)熱蓋
[0041]161、161，導(dǎo)熱板
[0042]I63、I63’ 支撐體
[0043]165凹陷平面
[0044]170第二凸塊
[0045]180第二基板
[0046]180a第三表面
[0047]180b第四表面
[0048]190第三凸塊
【具體實(shí)施方式】
[0049]以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何熟悉相關(guān)技術(shù)者了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書(shū)所公開(kāi)的內(nèi)容、權(quán)利要求及附圖，任何熟悉相關(guān)技術(shù)者可輕易地理解本發(fā)明。以下的實(shí)施例進(jìn)一步詳細(xì)說(shuō)明本發(fā)明的觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明的范疇。
[0050]本發(fā)明一實(shí)施例中的薄化集成電路裝置，請(qǐng)參照?qǐng)D1，是本發(fā)明一實(shí)施例的薄化集成電路裝置剖面示意圖。如圖1所示，薄化集成電路裝置10包含第一基板100、鈍化層110、至少一個(gè)硅穿孔120、至少一個(gè)第一凸塊130、底膠135、第一集成電路芯片140、熱介質(zhì)層150、第一導(dǎo)熱蓋/第一導(dǎo)熱板160與第二凸塊170。其中第一導(dǎo)熱蓋或第一導(dǎo)熱板依實(shí)際狀況使用，以下以第一導(dǎo)熱蓋為例。其中，第一基板100包含第一表面10a與相對(duì)于第一表面10a的第二表面100b。娃穿孔120從第一表面10a穿透第一基板100至第二表面100b，并且硅穿孔120的第一端120a位于第一表面100a，硅穿孔120的第二端120b位于第二表面100b。第一凸塊130配置于第一表面10a且與硅穿孔120的第一端120a電連接。第一集成電路芯片140具有第一側(cè)140a與第二側(cè)140b，并且第一集成電路芯片140以第一側(cè)140a連接于第一凸塊130。而底膠135配置于第一基板100與第一集成電路芯片140之間，用來(lái)固定第一集成電路芯片140與第一凸塊130。熱介質(zhì)層150至少配置于第一集成電路芯片140的第二側(cè)140b。而第一導(dǎo)熱蓋160通過(guò)熱介質(zhì)層150被附著于第一集成電路芯片140，第一導(dǎo)熱蓋160用以將第一集成電路芯片140所產(chǎn)生的熱能帶走。第一導(dǎo)熱蓋160具有連接于熱介質(zhì)層150的下表面160a與相對(duì)的上表面160b。上表面160b的粗糙度可以小于一個(gè)門(mén)檻值，以適于與封裝蓋或散熱鰭片貼合。第二凸塊170可以配置于第二表面100b，并且可以與硅穿孔120電連接。鈍化層110設(shè)置于第一基板100的第一表面10a上。
[0051]依據(jù)本發(fā)明一實(shí)施例中，關(guān)于前述薄化集成電路裝置10的制作流程，請(qǐng)參照?qǐng)D2A至圖2G，其分別依據(jù)本發(fā)明一實(shí)施例的薄化集成電路裝置制作流程中各步驟的示意圖。如圖2A所不，提供一第一基板100，并且在第一基板100的第一表面10a布植一層金屬層，而后鈍化此金屬層以形成鈍化層110。鈍化層110是在之后的程序中準(zhǔn)備用來(lái)重新配置電連接關(guān)系。鈍化金屬層以形成鈍化層110的方法可以用化學(xué)藥劑使金屬層鈍化，或是將金屬層連接至一個(gè)電極，以電化學(xué)的原理使金屬層本身氧化而達(dá)到鈍化的效果，從而形成鈍化層 110。
[0052]如圖2B所示，在第一基板100形成至少一個(gè)硅穿孔120，硅穿孔120的第一端120a暴露于第一基板100的第一表面100a。形成硅穿孔120的方法，可以通過(guò)機(jī)械穿孔、化學(xué)穿孔或激光穿孔，在第一基板100的第一表面10a形成穿透鈍化層110與在第一基板100上的凹槽，而后以導(dǎo)電材料如銅、多晶硅、鎢等物質(zhì)填滿凹槽，從而形成硅穿孔120。于此階段中，硅穿孔120并不需要穿透第一基板100。
[0053]再如圖2C所示，在第一基板100的第一表面10a配置至少一個(gè)第一凸塊130，使第一凸塊130與硅穿孔120電連接。并于第一凸塊130上配置第一集成電路芯片140，第一集成電路芯片140具有第一側(cè)140a與第二側(cè)140b，第一集成電路芯片140的第一側(cè)140a連接于第一凸塊130。于此步驟中，先依據(jù)電路布局圖對(duì)鈍化層110進(jìn)行重分布線路制作工藝，其以曝光顯影的方式在鈍化層110上定義新的導(dǎo)線圖案，接下來(lái)再利用電鍍及/或蝕刻技術(shù)制作新的金屬導(dǎo)線，以連結(jié)硅穿孔120的第一端120a和第一凸塊130將會(huì)放置的位置，達(dá)到線路重新分布的目的。將第一集成電路芯片140在第一基板100的第一表面IlOa上定位好之后，配置第一凸塊130以使第一集成電路芯片140的內(nèi)部電路通過(guò)第一凸塊130而電連接至硅穿孔120。配置完第一凸塊130后，可以在第一集成電路芯片140與第一