Tft布局結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種TFT布局結(jié)構(gòu)。
【背景技術(shù)】
[0002]平板顯示裝置具有機身薄、省電、無輻射等眾多優(yōu)點，得到了廣泛的應(yīng)用?，F(xiàn)有的平板顯示裝置主要包括液晶顯示裝置(Liquid Crystal Display，IXD)及有機發(fā)光二極管顯不裝置(Organic Light Emitting Display, OLED)。
[0003]薄膜晶體管(Thin Film Transistor，TFT)是平板顯示裝置的重要組成部分。TFT可形成在玻璃基板或塑料基板上，通常作為開關(guān)部件和驅(qū)動部件用在諸如LCD、OLED等平板顯示裝置上。對于IXD來說，需要由多個TFT構(gòu)成的GOA(Gate Drive On Array)電路將柵極驅(qū)動器(Gate Drive IC)整合在薄膜晶體管陣列(Array)基板上，以實現(xiàn)逐行掃描對液晶面板進行驅(qū)動。對于有源矩陣型OLED(Active Matrix OLED, AM0LED)來說，需要由多個TFT構(gòu)成的像素補償電路來對驅(qū)動薄膜晶體管的閾值電壓進行補償，以使得AMOLED的顯示亮度均勻。
[0004]隨著全球顯示面板競爭日趨激烈，各大顯示器生產(chǎn)廠商對窄邊框、高分辨率的追求也是越來越高，尤其是在移動顯示裝置領(lǐng)域，目前搭載的顯示面板邊框已做到2mm以下、像素密度(Pixels Per Inch，PPI)已高達500以上。對于顯示面板的設(shè)計來說，更窄的邊框意味著更窄的GOA布局空間，更高的PPI意味著更小的子像素面積，在制程能力不變的情況下，電路有效布局的面積就越小，尤其是對于AMOLED顯示面板，通常一個子像素里包含有2?7個TFT，這就對電路布局提出了更高的要求。
[0005]現(xiàn)有的GOA電路、及AMOLED像素補償電路通常會涉及到一條控制信號線控制兩顆TFT的情況，如圖1所示，第一、第二薄膜晶體管T10、T20的柵極均電性連接于一控制信號線G，即所述第一、第二薄膜晶體管T10、T20均受該控制信號線G的控制；圖2為圖1所示電路的TFT布局結(jié)構(gòu)圖，所述第一薄膜晶體管TlO的源極S10、漏極DlO均形成于圖案化的有源層SC上，所述第二薄膜晶體管T20的源極S20、漏極D20同樣均形成于圖案化的有源層SC上，連接于一控制信號線的同一柵極層Gate同時對第一、第二薄膜晶體管T10、T20進行控制。由于所述第一薄膜晶體管TlO的源極S10、漏極DlO及第二薄膜晶體管Τ20的源極S20、漏極D20均形成于同一層圖案化的有源層SC上，所述第一、第二薄膜晶體管Τ10、Τ20只能沿有源層SC的圖案化排布方向進行平行間隔布局，占用的布局空間較大，不利于窄邊框、及高分辨率顯示面板的開發(fā)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種TFT布局結(jié)構(gòu)，適用于GOA電路、及AMOLED像素補償電路，能夠在保證電路功能的情況下縮小電路布局的空間，增加顯示面板的開口率，滿足顯示面板窄邊框、及高分辨率的要求。
[0007]為實現(xiàn)上述目的，本發(fā)明提供一種TFT布局結(jié)構(gòu)，包括受同一控制信號線控制的第一薄膜晶體管、與第二薄膜晶體管；
[0008]所述第一薄膜晶體管包括柵極層、第一有源層、第一源極、及第一漏極，所述第二薄膜晶體管包括柵極層、第二有源層、第二源極、及第二漏極；
[0009]所述第一有源層、與第二有源層位于不同層別，并在空間上層疊設(shè)置，所述第一源極、及第一漏極形成于第一有源層上，所述第二源極、及第二漏極形成于第二有源層上；
[0010]所述柵極層電性連接所述控制信號線控制第一、第二薄膜晶體管的打開與關(guān)閉。
[0011]所述第一有源層、與第二有源層在空間上相互交叉。
[0012]所述TFT布局結(jié)構(gòu)，還包括基板、第一絕緣層、及第二絕緣層；
[0013]所述第一有源層設(shè)于所述基板上，所述第一源極、及第一漏極分別覆蓋所述第一有源層的兩端，所述第一絕緣層設(shè)于所述第一有源層、第一源極、第一漏極、及基板上，所述柵極層設(shè)于所述第一絕緣層上，所述第二絕緣層設(shè)于所述柵極層、及第一絕緣層上，所述第二有源層設(shè)于所述第二絕緣層上，所述第二源極、及第二漏極分別覆蓋所述第二有源層的兩端。
[0014]所述基板為玻璃基板或塑料基板。
[0015]所述第一源極、第一漏極、第二源極、第二漏極、及柵極層的材料為鉬、鈦、鋁、銅中的一種或多種的堆棧組合。
[0016]所述第一有源層、及第二有源層的材料為非晶硅基半導(dǎo)體、多晶硅基半導(dǎo)體、氧化鋅基半導(dǎo)體中的一種。
[0017]所述第一絕緣層、及第二絕緣層的材料為氮化硅、或氧化硅、或二者的組合。
[0018]所述第一有源層、與第二有源層均為η型半導(dǎo)體或均為P型半導(dǎo)體。
[0019]所述第一有源層、與第二有源層的其中之一為P型半導(dǎo)體，另一個為η型半導(dǎo)體。
[0020]所述TFT布局結(jié)構(gòu)適用于GOA電路、及AMOLED像素補償電路。
[0021]本發(fā)明的有益效果:本發(fā)明提供的一種TFT布局結(jié)構(gòu)，通過增加第二有源層，并將第一有源層、與第二有源層設(shè)于不同層別，使二者在空間上層疊設(shè)置，使得由同一控制信號線控制的兩顆TFT在空間上層疊設(shè)置，能夠在保證電路功能的情況下縮小電路布局的空間，增加顯示面板的開口率，滿足顯示面板窄邊框、及高分辨率的要求。
[0022]為了能更進一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【附圖說明】
[0023]下面結(jié)合附圖，通過對本發(fā)明的【具體實施方式】詳細描述，將使本發(fā)明的技術(shù)方案及其它有益效果顯而易見。
[0024]附圖中，
[0025]圖1為一種現(xiàn)有的TFT布局電路圖；
[0026]圖2為圖1所示電路的TFT布局結(jié)構(gòu)圖；
[0027]圖3為本發(fā)明的TFT布局結(jié)構(gòu)的俯視圖；
[0028]圖4為對應(yīng)于圖3中A-A處的剖面圖；
[0029]圖5為對應(yīng)于圖3中B-B處的剖面圖；
[0030]圖6為對應(yīng)于圖3所示TFT布局結(jié)構(gòu)的電路圖。
【具體實施方式】
[0031]為更進一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實施例及其附圖進行詳細描述。
[0032]請同時參閱圖3、圖4、及圖5，本發(fā)明提供一種TFT布局結(jié)構(gòu)，包括受同一控制信號線控制的第一薄膜晶體管Tl、與第二薄膜晶體管T2。
[0033]所述第一薄膜晶體管Tl包括柵極層Gate、第一有源層SC1、第一源極S1、及第一漏極Dl ;所述第二薄膜晶體管T2包括柵極層Gate、第二有源層SC2、第二源極S2、及第二漏極D2o
[0034]所述第一有源層SC1、與第二有源層SC2位于不同層別，并在空間上層疊設(shè)置，所述第一源極S1、及第一漏極Dl形成于第一有源層SCl上，所述第二源極S2、及第二漏極D2形成于第二有源層SC2上，從而使得所述第一薄膜晶體管Tl、與第二薄膜晶體管T2這兩顆TFT在空間上層疊設(shè)置。
[0035]所述柵極層Gate電性連接所述控制信號線控制第一、第二薄膜晶體管T1、T2的打開與關(guān)閉。
[0036