半導(dǎo)體封裝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種半導(dǎo)體封裝，特別是有關(guān)于一種半導(dǎo)體封裝的介層孔插塞設(shè)
i+o
【背景技術(shù)】
[0002]對(duì)半導(dǎo)體封裝的設(shè)計(jì)而言，需要因應(yīng)多功能芯片而增加輸入/輸出(I/O)連接數(shù)量。上述的影響會(huì)迫使印刷電路板制造商縮小線寬或線距或發(fā)展出芯片直接接觸(directchip attach, DCA)半導(dǎo)體。然而，多功能芯片封裝因增加了輸入/輸出(I/O)連接數(shù)量會(huì)導(dǎo)致熱電特性問題，舉例來說，散熱問題、串音(crosstalk)、信號(hào)傳輸延遲(signalpropagat1n delay)或射頻(RF)電路的電磁干擾等問題。上述熱電特性問題會(huì)影響產(chǎn)品的可靠度和品質(zhì)。
[0003]因此，在此技術(shù)領(lǐng)域中，有需要一種高密度的半導(dǎo)體封裝，以改善上述缺點(diǎn)。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種改良式的半導(dǎo)體封裝。
[0005]依據(jù)本發(fā)明一實(shí)施方式，提供一種半導(dǎo)體封裝，包括:第一半導(dǎo)體芯片，其上具有多個(gè)焊墊；第一介層孔插塞和一第二介層孔插塞，分別設(shè)置于所述第一半導(dǎo)體芯片上，其中所述第一介層孔插塞連接至所述第一半導(dǎo)體芯片的所述多個(gè)焊墊中的至少兩個(gè)。
[0006]依據(jù)本發(fā)明另一實(shí)施方式，提供一種半導(dǎo)體封裝，包括:第一半導(dǎo)體芯片，其上具有第一焊墊和第二焊墊，其中所述第一焊墊和所述第二焊墊均為電源墊或接地墊；第一介層孔插塞，設(shè)置于所述第一半導(dǎo)體芯片上，其中所述第一介層孔插塞連接至所述第一焊墊和所述第二焊墊。
[0007]依據(jù)本發(fā)明又一實(shí)施方式，提供一種半導(dǎo)體封裝，包括:第一半導(dǎo)體芯片，其上具有多個(gè)焊墊；第一介層孔插塞，設(shè)置于所述第一半導(dǎo)體芯片上，其中所述第一介層孔插塞連接至所述第一半導(dǎo)體芯片的所述焊墊，所述第一介層孔插塞的俯視形狀為網(wǎng)篩形或環(huán)形。
[0008]本發(fā)明所提供的半導(dǎo)體封裝利用介層孔插塞連接至配置于半導(dǎo)體芯片的多個(gè)焊墊，上述介層孔插塞的設(shè)計(jì)可用來改善信號(hào)完整性。
[0009]對(duì)于已經(jīng)閱讀后續(xù)由各附圖及內(nèi)容所顯示的較佳實(shí)施方式的本領(lǐng)域的技術(shù)人員來說，本發(fā)明的各目的是明顯的。
【附圖說明】
[0010]圖1為本發(fā)明一實(shí)施例的半導(dǎo)體封裝的剖示圖。
[0011]圖2為本發(fā)明一實(shí)施例的半導(dǎo)體封裝的第一半導(dǎo)體芯片的俯視圖，其顯示半導(dǎo)體封裝的第一半導(dǎo)體芯片的介層孔插塞的布局。
【具體實(shí)施方式】
[0012]在權(quán)利要求書及說明書中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同樣的組件。本權(quán)利要求書及說明書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)貝1J。在權(quán)利要求書及說明書中所提及的「包括」為開放式的用語(yǔ)，故應(yīng)解釋成「包括但不限定于」。另外，「耦接」一詞在此包括任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表所述第一裝置可直接電連接于所述第二裝置，或通過其他裝置或連接手段間接地電連接至所述第二裝置。
[0013]為了讓本發(fā)明的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖示，做詳細(xì)的說明。本發(fā)明說明書提供不同的實(shí)施例來說明本發(fā)明不同實(shí)施方式的技術(shù)特征。其中，實(shí)施例中的各元件的配置為說明的用，并非用以限制本發(fā)明。且實(shí)施例中圖式標(biāo)號(hào)的部分重復(fù)，為了簡(jiǎn)化說明，并非意指不同實(shí)施例的間的關(guān)聯(lián)性。
[0014]圖1為本發(fā)明一實(shí)施例的半導(dǎo)體封裝500的剖示圖。在本實(shí)施例中，上述半導(dǎo)體封裝500可為芯片級(jí)封裝組件(wafer level package assembly)，其使用介層孔插塞將半導(dǎo)體元件連接至重布線層(redistribut1n layer,RDL)結(jié)構(gòu)。如圖1所示，在本發(fā)明一實(shí)施例中，半導(dǎo)體封裝500包括重布線層結(jié)構(gòu)300、第一半導(dǎo)體芯片310、第二半導(dǎo)體芯片312以及介層孔插塞218a?218c。然而，注意如圖1所示的第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312僅做為實(shí)施例，且并未限制用于半導(dǎo)體封裝中的半導(dǎo)體芯片的數(shù)量。在本發(fā)明一實(shí)施例中，半導(dǎo)體封裝500可包括單一半導(dǎo)體芯片或包括多于兩個(gè)半導(dǎo)體芯片。并且，為了清楚顯示用于半導(dǎo)體芯片的電源焊墊或接地焊墊的介層孔插塞，用于半導(dǎo)體芯片的信號(hào)焊墊(signal pad)的電性連接的介層孔插塞在附圖(圖1、2)中不予顯示。
[0015]如圖1所示，第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312彼此隔開且通過粘著層(圖未示)貼附至載板(圖未示)。第一半導(dǎo)體芯片310的背面310a和第二半導(dǎo)體芯片312的背面312a接觸上述載板。第一半導(dǎo)體芯片310的頂面310b和第二半導(dǎo)體芯片312的頂面312b可背向遠(yuǎn)離于上述載板。上述載板可用于提供結(jié)構(gòu)剛性或用于沉積后續(xù)非剛性層的基座。
[0016]如圖1所示，第二半導(dǎo)體芯片312設(shè)置于第一半導(dǎo)體芯片310的旁邊。在本發(fā)明一些其他實(shí)施例中，第二半導(dǎo)體芯片312可設(shè)置于第一半導(dǎo)體芯片310上。第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312的電路分別設(shè)置接近于其頂面310b和頂面312b。在本發(fā)明一些實(shí)施例中，焊墊202a?202d和焊墊202g設(shè)置于第一半導(dǎo)體芯片310的頂面310b上，以電性連接至第一半導(dǎo)體芯片310的電路。焊墊202e、202f、202h設(shè)置于第二半導(dǎo)體芯片312的頂面312b上，以電性連接至第二半導(dǎo)體芯片312的電路。在本發(fā)明一實(shí)施例中，焊墊202a?202d和焊墊202g屬于第一半導(dǎo)體芯片310的內(nèi)連線結(jié)構(gòu)(interconnect1nstructure)(圖未示)的最頂層金屬層。類似地，焊墊202e、202f和202h屬于第二半導(dǎo)體芯片312的內(nèi)連線結(jié)構(gòu)(圖未示)的最頂層金屬層。在本發(fā)明一實(shí)施例中，焊墊202a?202d和焊墊202g配置于第一半導(dǎo)體芯片310的中間區(qū)域內(nèi)，用以傳輸?shù)谝话雽?dǎo)體芯片310的接地信號(hào)或電源信號(hào)。焊墊202e、202f和202h配置于第二半導(dǎo)體芯片312的中間區(qū)域內(nèi)，用以傳輸?shù)诙雽?dǎo)體芯片312的接地信號(hào)或電源信號(hào)。因此，焊墊202a?202h可視為接地焊墊或電源焊墊。
[0017]如圖1所示，成型材料308a，施加于上述載板上，且可圍繞第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312，并填充位于第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312周圍的任何間隙，以形成成型基板308。上述成型基板308也可覆蓋第一半導(dǎo)體芯片310的頂面310b和第二半導(dǎo)體芯片312的頂面312b。在本發(fā)明一實(shí)施例中，成型基板308可由任何非導(dǎo)電材料形成，例如環(huán)氧樹脂(epoxy)、樹脂(resin)、可塑型聚合物(moldable polymer)或類似的材料。成型材料308a可于實(shí)質(zhì)上為液體時(shí)施加于上述載板上，之后可通過在例如環(huán)氧樹脂或樹脂中的化學(xué)反應(yīng)將成型材料308a硬化。在本發(fā)明一實(shí)施例中，成型材料308a可為紫外光硬化型聚合物(ultrav1let cured polymer)或熱硬化型聚合物，其于施加于上述載板時(shí)為膠狀(gel)或?yàn)榭裳诱沟墓腆w(malleable solid)，以設(shè)置圍繞第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片312。在成型材料308a為紫外光硬化型聚合物或熱硬化型聚合物的實(shí)施例中，例如可使用模型來形成成型基板308，上述模型相鄰于例如為晶圓或封裝的成型基板形成區(qū)域的邊界。
[0018]如圖1所示，可通過微影制程，從成型基板308的接近第一半導(dǎo)體芯片310的頂面310b和第二半導(dǎo)體芯片312的頂面312b的表面形成開口 212a?212c，開口 212a?212c穿過成型基板308的一部分。在本發(fā)明一實(shí)施例中，開口 212a?212c分別相應(yīng)于焊墊202a?202h形成。更詳細(xì)來說，開口 212a相應(yīng)于四個(gè)焊墊202a?202c、202g形成。開口212b相應(yīng)于焊墊202d。開口 212c相應(yīng)于三個(gè)焊墊202e、202f、202h形成。在本發(fā)明一實(shí)施例中，開口的面積可設(shè)計(jì)大于第一半導(dǎo)體芯片