具有熔絲保護的電容器的制造方法
【專利說明】具有熔絲保護的電容器
[0001]優(yōu)先權要求和交叉引用
[0002]本申請要求于2014年I月29日提交的標題為“MiM Capacitors with E-FuseProtect1n”的第61/933，182號美國臨時申請的優(yōu)先權和權益，其全部內(nèi)容結(jié)合于此作為參考。
技術領域
[0003]本發(fā)明一般地涉及半導體技術領域，更具體地，涉及具有熔絲保護的電容器，及其制造方法。
【背景技術】
[0004]半導體器件用于很多電子器件中，諸如計算機、手機等等。半導體器件包括集成電路，通過以下步驟在半導體晶圓上形成該集成電路:在半導體晶圓上方沉積多種薄膜材料并圖案化薄膜材料以形成集成電路。集成電路通常包括場效應晶體管(FET)。
[0005]當制造這些器件時，半導體器件的可靠性通常是個大問題。隨著密度的不斷增大以及現(xiàn)代半導體處理所要求的占位面積不斷降低，可靠性面臨越來越大的問題。例如，由于導致覆蓋問題的器件(諸如晶體管)之間的小間距引起或用于器件的薄膜的擊穿會產(chǎn)生可靠性問題。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種電路，包括:有源電路，具有第一電源節(jié)點和第二電源節(jié)點；第一電容器和第一熔絲，所述第一電容器串聯(lián)連接至所述第一熔絲以形成第一部分；以及第二電容器和第二熔絲，所述第二電容器串聯(lián)連接至所述第二熔絲以形成第二部分，所述第一部分和所述第二部分并聯(lián)連接在一起并且并聯(lián)連接在所述第一電源節(jié)點和所述第二電源節(jié)點之間。
[0007]在該電路中，所述第一熔絲和所述第二熔絲中的每個均為電熔絲。
[0008]在該電路中，所述第一電容器和所述第二電容器中的每個均為金屬-絕緣體-金屬(MiM)電容器。
[0009]在該電路中，所述有源電路是片上系統(tǒng)(SOC)的至少一部分。
[0010]在該電路中，所述有源電路是三維集成電路(3D IC)的至少一部分。
[0011]該電路進一步包括連接在所述第一電源節(jié)點和所述第二電源節(jié)點之間的電源。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種電路，包括:電容器的陣列；熔絲，所述電容器中的每個都與所述熔絲的至少一個串聯(lián)連接，相應的串聯(lián)連接的所述熔絲和所述電容器連接在第一電源線和第二電源線之間；以及有源電路，連接在所述第一電源線和所述第二電源線之間。
[0013]在該電路中，每個熔絲均為電熔絲。
[0014]在該電路中，每個電容器均為金屬-絕緣體-金屬(MiM)電容器。
[0015]在該電路中，所述有源電路是片上系統(tǒng)(SOC)的至少一部分。
[0016]在該電路中，所述有源電路是三維集成電路(3D IC)的至少一部分。
[0017]該電路進一步包括連接在所述第一電源線和所述第二電源線之間的電源。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種方法，包括:提供電路，所述電路包括與第一電源線和第二電源線之間的電容器組并聯(lián)連接的有源電路，所述電容器組包括多個部分，所述多個部分中的每個部分均包括串聯(lián)連接的電容器和熔絲；以及使所述多個部分的至少一個部分中的所述熔絲熔斷。
[0019]在該方法中，使所述熔絲熔斷包括所述熔絲的熔絲元件的材料的電迀移。
[0020]在該方法中，當使所述多個部分的至少一個部分中的所述電容器短路的缺陷發(fā)生時，所述熔絲的熔斷。
[0021]該方法進一步包括使用所述電容器組抑制所述第一電源線和所述第二電源線之間的電壓差。
[0022]在該方法中，所述多個部分中的每個電容器均為金屬-絕緣體-金屬(MiM)電容器。
[0023]在該方法中，所述多個部分中的每個熔絲均為電熔絲。
[0024]該方法進一步包括將電源連接在所述第一電源線和所述第二電源線之間。
[0025]在該方法中，在使所述熔絲熔斷之后，所述有源電路保持運行。
【附圖說明】
[0026]當結(jié)合附圖進行閱讀時，通過以下詳細描述可以更好地理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0027]圖1A是根據(jù)一些實施例的包括由熔絲保護的電容器的芯片。
[0028]圖1B是根據(jù)一些實施例的圖1A的芯片，其中，電容器具有缺陷。
[0029]圖2是根據(jù)一些實施例示出可靠性的提高的曲線圖。
[0030]圖3至圖6是根據(jù)一些實施例的可以使用的熔絲的各種布局圖案。
[0031]圖7至圖10是根據(jù)一些實施例的形成芯片的步驟的截面圖。
[0032]圖11是根據(jù)一些實施例的芯片的截面圖。
【具體實施方式】
[0033]以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。而且，方法實施例可能以特定順序?qū)嵤┒M行討論；然而，其他實施例考慮以任何邏輯順序?qū)嵤┻@些步驟。
[0034]而且，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且本文中使用的空間相對描述符可以同樣地作出相應的解釋。
[0035]將關于特定上下文描述實施例，即，用于金屬-絕緣體-金屬(MiM)電容器的熔絲保護件。本發(fā)明的各方面可以應用于其他配置，諸如多晶硅-絕緣體-多晶硅(PiP)電容器或其他器件。
[0036]圖1A示出了根據(jù)實施例的包括由熔絲24保護的電容器22的芯片20。芯片20可以是集成電路芯片、中介層、在其中和/或上可以形成有電路的任何襯底等。在一些實施例中，芯片20可以是在三維集成電路(3D IC)封裝件中使用的片上系統(tǒng)(SOC)集成電路芯片和/或集成電路芯片。芯片20包括諸如VDD電源線的第一電源線26和諸如VCC或GND電源線的第二電源線28。第一電源線26和第二電源線28連接至電路30并且向電路30供電。電路30可以是諸如邏輯電路、模擬電路、存儲電路等的任何電路，并且可以包括諸如無源器件(如電容器、電感器等)和有源器件(諸如晶體管)的任何器件組合。諸如在芯片20外部的電源32連接在第一電源線26和第二電源線28之間。芯片20還包括連接在第一電源線26和第二電源線28之間的串聯(lián)連接的電容器22和熔絲24。電容器22a、22b、22c和22d(共同地為“電容器22”)與熔絲24a、24b、24c和24d(共同地為“熔絲24”)中的多組串聯(lián)連接的電容器和熔絲分別并聯(lián)連接在第一電源線26和第二電源線28之間。電容器22可以是金屬-絕緣體-金屬(MiM)電容器等。熔絲24可以是電力熔絲或電熔絲等。
[0037]雖然示出為單個電容器22和單個熔絲24串聯(lián)連接在第