一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002] 在半導(dǎo)體技術(shù)領(lǐng)域中，對于高k金屬柵極技術(shù)而言，金屬柵極是性能和良率提升 的最重要的因素之一。與多晶娃柵極相比，金屬柵極具有很多優(yōu)點(diǎn)，其中最重要的優(yōu)點(diǎn)是金 屬柵極不存在多晶娃消耗問題。
[0003] 金屬柵極的高度和均一度對于器件的性能和良率至關(guān)重要。高度太低或均一度太 差的金屬柵極，將導(dǎo)致不穩(wěn)定的功函數(shù)并影響器件性能。柵極高度的不一致對局部失配有 不利影響。初始的偽柵極高度受版圖間距和離子注入傾角的限制。因此，為了增加金屬柵 極的高度，需要減小金屬柵極在對層間介電層（ILD)和金屬柵極（MG)進(jìn)行CMP的過程中的 損失。在后金屬柵極技術(shù)中，柵極硬掩膜中的氮化娃需要被保留到應(yīng)力臨近技術(shù)（SPT)的 步驟W保護(hù)偽柵極的側(cè)翼使其免于生長錯(cuò)娃（SiGe)或娃化媒（NiSi)?？紤]錯(cuò)娃（SiGe)或 娃化媒（NiSi)的破壞，在應(yīng)力臨近技術(shù)的工藝步驟中去除大的柵極區(qū)域的所有柵極硬掩膜 (主要指SiN)是困難的。尤其對于大NM0S而言，其柵極硬掩膜中的氮化娃由于在錯(cuò)娃濕法 工藝中錯(cuò)娃遮蔽層中氮化娃的保護(hù)作用而變得更厚。由于化學(xué)機(jī)械拋光（CMP)的選擇比的 限制，該些在應(yīng)力臨近技術(shù)工藝步驟后保留在大NM0S的偽柵極上的柵極硬掩膜，需要在對 層間介電層進(jìn)行CMP的過程中進(jìn)行大量的過拋光W去除，此時(shí)會導(dǎo)致最終的柵極高度的嚴(yán) 重降低。否則，在大NM0S的柵極區(qū)域會殘留有柵極硬掩膜，該些殘留的柵極硬掩膜將阻礙 大NM0S的偽柵極(一般為多晶娃）的去除，進(jìn)而導(dǎo)致整個(gè)半導(dǎo)體器件(例如SRAM)的良率的 下降。因此，金屬柵極的最終高度與大NM0S的柵極硬掩膜的去除之間的窗口往往非常小。
[0004] 下面，結(jié)合圖1A至圖1D簡要介紹一下現(xiàn)有技術(shù)中存在的上述問題。圖1A至1D 示出了現(xiàn)有技術(shù)中的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的圖形的示意性剖面圖。 其中，在圖1D中，圖1D-1為采用過拋光對層間介電層進(jìn)行CMP后形成的圖形的示意圖，圖 1D-2為對層間介電層進(jìn)行CMP后因拋光不足導(dǎo)致大NM0S上方存在柵極硬掩膜殘留的圖形 的不意圖。
[0005] 該半導(dǎo)體器件的制造方法，包括如下步驟：
[0006] 步驟E1 ;提供半導(dǎo)體襯底100,在所述半導(dǎo)體襯底100上形成NM0S和PM0S的偽柵 極101、柵極硬掩膜102、間隙壁103W及位于所述間隙壁103兩側(cè)的主側(cè)壁104,如圖1A所 示。其中，NM0S包括大NM0S，如圖1A所示。
[0007] 其中，大NM0S是指在半導(dǎo)體器件中比其他NM0S尺寸大的NM0S;與此類似，大PM0S 是指在半導(dǎo)體器件中比其他PM0S尺寸大的PM0S。在本步驟中，還可W包括在半導(dǎo)體襯底 100上進(jìn)行L孤、形成NM0S和PM0S的源極和漏極、W及形成金屬娃化物的步驟，在此并不進(jìn) 行限定。
[0008] 其中，柵極硬掩膜102的材料一般為氮化娃（SiN)。主側(cè)壁104可W包括第一主側(cè) 壁和位于其外側(cè)的第二主側(cè)壁，其中，第一主側(cè)壁的材料為氧化娃，第二主側(cè)壁的材料為氮 化娃。
[0009] 示例性地，半導(dǎo)體襯底100選用單晶娃襯底。該半導(dǎo)體襯底100上還可W包括淺 溝槽隔離、阱區(qū)等結(jié)構(gòu)，此處并不對此進(jìn)行限定。
[0010] 步驟E2 ;進(jìn)行應(yīng)力臨近技術(shù)（SPT)。經(jīng)過SPT，形成的圖形一般如圖1B所示，在大 NM0S上存在殘留的柵極硬掩膜102'。
[0011] 步驟E3 ;在半導(dǎo)體襯底100上形成層間介電層105,如圖1C所示。
[0012] 由于殘留的柵極硬掩膜102'的存在，層間介電層105位于大NM0S上方的部分一 般高于其他區(qū)域，如圖1C所示。
[0013] 步驟E4 ;對層間介電層105進(jìn)行CMP(化學(xué)機(jī)械拋光)，如圖1D所示。
[0014] 如果對層間介電層105進(jìn)行過拋光，則如圖1D-1所示，偽柵極會被去除很大的高 度，該將導(dǎo)致最終形成的金屬柵極的高度被嚴(yán)重降低。此時(shí)因最終的柵極高度的嚴(yán)重降低， 會導(dǎo)致最終制得的半導(dǎo)體器件的性能嚴(yán)重下降甚至無法滿足要求。
[0015] 如果對層間介電層105進(jìn)行CMP的過程中拋光不足，則會導(dǎo)致大NM0S上方仍存在 殘留的柵極硬掩膜102'，如圖1D-2所示。此時(shí)，殘留的柵極硬掩膜102'將在后續(xù)步驟中阻 礙大NM0S的偽柵極的去除，導(dǎo)致整個(gè)半導(dǎo)體器件的良率的下降。
[0016] 由此可見，在現(xiàn)有的半導(dǎo)體器件的制造方法中，柵極高度與大NM0S上方的殘留的 柵極硬掩膜的去除之間存在矛盾，往往導(dǎo)致柵極高度過低，或難W保證柵極高度的均一性 和功函數(shù)的穩(wěn)定，嚴(yán)重影響了半導(dǎo)體器件的性能和良率。因此，為解決W上問題，有必要提 出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0017] 針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：
[0018] 步驟S101 ;提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成NM0S和PM0S的偽柵極W 及柵極硬掩膜，其中所述NM0S包括大NM0S;
[0019] 步驟S102 ;進(jìn)行應(yīng)力臨近技術(shù)處理，其中在所述應(yīng)力臨近技術(shù)處理之后所述大 NM0S的上方存在殘留的柵極硬掩膜；
[0020] 步驟S103 ;在所述半導(dǎo)體襯底上形成層間介電層，對所述層間介電層進(jìn)行化學(xué)機(jī) 械拋光，其中在所述化學(xué)機(jī)械拋光之后所述大NM0S的上方的所述殘留的柵極硬掩膜未被 完全去除；
[0021] 步驟S104 ;刻蝕去除所述大NM0S上方的所述殘留的柵極硬掩膜；
[0022] 步驟S105 ;形成所述NM0S的金屬柵極；
[0023] 步驟S106 ;在所述層間介電層內(nèi)形成接觸孔。
[0024] 可選地，在所述步驟S103與步驟S104之間還包括步驟S1034 ;形成所述PM0S的 金屬柵極；
[002引或者，在所述步驟S105與步驟S106之間還包括步驟S1056;形成所述PM0S的金 屬柵極。
[0026] 可選地，所述步驟S104包括：
[0027] 步驟S1041 ;在所述層間介電層上形成掩膜，其中所述掩膜在所述大NM0S上方的 所述殘留的柵極硬掩膜之上具有開口；
[002引步驟S1042 ;利用所述掩膜進(jìn)行刻蝕，W去除所述大NMOS上方的所述殘留的柵極 硬掩膜；
[0029] 步驟S1043;去除所述掩膜。
[0030] 其中，在所述步驟S1042中，所述刻蝕為過刻蝕。
[0031] 可選地，所述步驟S105包括：
[0032] 步驟S1051;去除所述NM0S的偽柵極；
[0033] 步驟S1052;在所述NM0S的偽柵極原來的位置填充柵極金屬；
[0034] 步驟S1053;通過化學(xué)機(jī)械拋光去除過量的所述柵極金屬W形成所述NM0S的金屬 柵極。
[00巧]可選地，所述形成所述PM0S的金屬柵極包括：
[0036] 去除所述PM0S的偽柵極；
[0037] 在所述PM0S的偽柵極原來的位置填充柵極金屬；
[0038] 通過化學(xué)機(jī)械拋光去除過量的所述柵極金屬W形成所述PM0S的金屬柵極。
[0039] 可選地，在所述步驟S101中，所述PM0S包括大PM0S;在所述步驟S102中，所述 大PM0S的上方存在殘留的柵極硬掩膜；并且，在所述步驟S103與步驟S1034之間還包括 刻蝕去除所述大PM0S上方的所述殘留的柵極硬掩膜的步驟，或者，在所述步驟S105與步驟 S1056之間還包括刻蝕去除所述大PM0S上方的所述殘留的柵極硬掩膜的步驟。
[0040] 可選地，在所述步驟S105中，所述NM0S的金屬柵極的高度為300-500A。
[0041] 可選地，在所述步驟S103中，所述大NM0S上方的所述殘留的柵極硬掩膜的厚度為 50-300A。
[0042] 可選地，所述NM0S的金屬柵極與所述PM0S的金屬柵極的高度相同。
[0043] 本發(fā)明的半導(dǎo)體器件的制造方法，通過在去除NM0S的偽柵極的步驟之前增加去 除大NM0S上方的殘留的柵極硬掩膜的步驟，可W提高金屬柵極的高度和均一度，最終提高 了半導(dǎo)體器件的性能和良率。
【附圖說明】
[0044] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0045