具有鐵電氧化鉿的半導(dǎo)體裝置及形成該半導(dǎo)體裝置的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)一般關(guān)于半導(dǎo)體裝置，且尤其是關(guān)于具有鐵電氧化鉿的復(fù)雜半導(dǎo)體裝置，以及用于形成相應(yīng)的半導(dǎo)體裝置的方法。
【背景技術(shù)】
[0002]集成電路典型地包含非常大量的電路組件形成在給定的芯片面積上，其中，半導(dǎo)體裝置代表電路組件的重要實(shí)現(xiàn)。舉例而言，目前的先進(jìn)IC(集成電路，integratedcircuit, IC)是由數(shù)百萬個(gè)場效晶體管所形成，該場效晶體管又稱為MOS晶體管或M0SFET，且一般來說MOSFET可以視為在現(xiàn)代IC中的主要半導(dǎo)體裝置。因此，邁向增進(jìn)的效能和較低的積集體積的努力已經(jīng)主要導(dǎo)向減少基本晶體管結(jié)構(gòu)的尺寸。持續(xù)增進(jìn)半導(dǎo)體裝置效能的驅(qū)動(dòng)力是由微縮的摩爾定律(Moore’ s law of scaling)所提出，其要求在IC中的半導(dǎo)體裝置的數(shù)量指數(shù)級(jí)地增加，例如，每二到三年變?yōu)閮杀?。結(jié)果，晶體管的最小尺寸約每一年指數(shù)級(jí)的縮小。
[0003]盡管多種尺寸微縮制程技術(shù)已經(jīng)被發(fā)展并實(shí)現(xiàn)來滿足摩爾定律，其無法永遠(yuǎn)持續(xù)下去是顯而易見的，特別是當(dāng)由材料所附加的限制在先進(jìn)微縮節(jié)點(diǎn)中變得更加重要時(shí)。舉例而言，在先進(jìn)晶體管結(jié)構(gòu)的柵極電極中的柵極介電層厚度變得如此薄(在2nm以下)，使得從該柵極電極到通道區(qū)域(通常位于該柵極電極下方)的直接電子穿隧所造成的柵極漏電流隨著減低的厚度而增加，結(jié)果，基于這種晶體管的任何集成電路的功耗變得無法接受。
[0004]在使用高k介電材料時(shí)，該柵極漏電的問題可以由設(shè)置用高k介電材料(譬如氧化鉿基的材料)的柵極介電質(zhì)來解決，其允許增加該柵極電極到該通道的電容耦合而不需要降低該柵極介電質(zhì)的厚度。因此，利用高k介電材料實(shí)現(xiàn)柵極介電質(zhì)不僅允許增加個(gè)別晶體管組件的效能，也可以降低半導(dǎo)體裝置的尺寸并因此在給定的芯片面積中結(jié)合了增多的功能性。
[0005]為了增加建立在給定芯片面積中的功能性的進(jìn)一步努力導(dǎo)致了消除第二級(jí)儲(chǔ)存系統(tǒng)的方法。這些方法是基于非易失性存儲(chǔ)裝置的發(fā)展，其在沒有供電時(shí)不會(huì)失去所儲(chǔ)存的信息。在此，努力被導(dǎo)向鐵電性RAM或FeRAM的發(fā)展，其使用具有鐵電性質(zhì)的介電層。相較于傳統(tǒng)的閃存裝置，目前的FeRAM顯示，在較高的寫入效能時(shí)有較低的功率使用以及較多的寫入-消除循環(huán)次數(shù)。因此，大量的研宄投入在鐵電材料上，以提供非易失性存儲(chǔ)裝置。
[0006]因此，鐵電材料已經(jīng)被考慮用于形成高效的電容器。在此使用鐵電材料的效果是基于施加在該鐵電材料上的適當(dāng)電場來調(diào)整該鐵電材料的極化狀態(tài)的可能性。因?yàn)殍F電材料的極化狀態(tài)是會(huì)保持的，除非暴露在高的關(guān)于該極化狀態(tài)反向電場或高溫下，可能可以“程序化”由鐵電材料所形成的電容器，使得所引發(fā)的極化狀態(tài)反應(yīng)一信息單元。因?yàn)樗l(fā)的極化狀態(tài)可以被保持，即使將電源供應(yīng)從“已程序化”的電容器移除。相對(duì)于習(xí)知閃存設(shè)計(jì)的傳統(tǒng)儲(chǔ)存電容器，該電容器的狀態(tài)更新(refreshment)是不需要的。鐵電材料的另一優(yōu)點(diǎn)是鐵電材料相對(duì)高的介電常數(shù)(k大于4)，其可以使其能夠制造相較于傳統(tǒng)半導(dǎo)體裝置具有優(yōu)越效能的半導(dǎo)體裝置。
[0007]雖然鐵電場效晶體管或鐵電電容器用于復(fù)雜半導(dǎo)體裝置，在理論上表現(xiàn)出非常有前景的概念，識(shí)別能夠和既有的制程兼容的適當(dāng)?shù)蔫F電材料是困難的任務(wù)，特別是在先進(jìn)技術(shù)節(jié)點(diǎn)。舉例而言，一般的習(xí)知鐵電材料，譬如PZT或1?鈦礦(perovskites)，和標(biāo)準(zhǔn)的CMOS制程并不兼容。然而，最近的研宄結(jié)果指出氧化鉿基介電材料可能代表了有前景的具有鐵電行為的材料的候選者。迄今，已知富鉿(Hf)材料展現(xiàn)了具有順電性行為的顯著單斜結(jié)構(gòu)且純二氧化鉿(HfO2)已知是順電性的。然而，關(guān)于鉿基材料，目前的結(jié)果指出該單斜結(jié)構(gòu)在Zr、S1、Y和Al摻雜的氧化鉿介電材料中是被抑制的且在因此摻雜的樣本中獲得鐵電性的穩(wěn)定結(jié)晶結(jié)構(gòu)。鐵電性的鉿基材料的范例是，舉例而言，在Mueller等人的“Incipient Ferroelectricity in Al-doped HfO2 Thin Films,，，Adv.Funct.Mater.，22:2412-17 (2012)、Mueller 等人的 “Ferroelectricity in yttrium-dopedhafnium oxide, ” J.App1.Phys., 110:114113 (2011)、Mueller 等人的 “Ferroelectricityin Simple Binary ZrO2 and HfO2, ” Nanoletters, 12:4318-23 (2012)、以及 Boeske 等人的“Phase Transit1ns in Ferroelectric Silicon-doped Hafnium Oxide, ^Appl.Phys.Lett.,99:112904(2011)所討論者。
[0008]目前，相對(duì)于富鉿材料的順電性的一些鉿基材料的鐵電性被視為源自由在因此摻雜的氧化鉿材料中建立的適當(dāng)結(jié)晶狀態(tài)，其提供由于其單斜結(jié)晶結(jié)構(gòu)而在純氧化鉿中不具有的且未觀察到的鐵電性。
[0009]雖然基于氧化鉿的鐵電材料可期待顯示和現(xiàn)有CMOS制程的較佳兼容性，在實(shí)際實(shí)施中觀察到數(shù)個(gè)鐵電非易失性存儲(chǔ)裝置的缺點(diǎn)。特別是，摻雜所沉積的鐵電氧化鉿層，例如在ALD制程的架構(gòu)中，造成許多關(guān)于如何將鐵電氧化鉿層的摻雜包含到ALD程序中的問題。舉例而言，用于包含摻雜物到鐵電氧化鉿中的必須的復(fù)雜配方結(jié)構(gòu)降低了現(xiàn)有制程的生產(chǎn)率。特別是在ALD制程中，額外的前驅(qū)體(doping precursor)的需求通常會(huì)苦于低的ALD效能。觀察到在ALD制程中的摻雜不可能到達(dá)足夠的程度。對(duì)于氧化鉿，藉由包含摻雜物到鐵電氧化鉿中以建立鐵電相只有狹窄的工藝窗口，導(dǎo)致制程控制困難，例如具有XPS分析，以及不良的摻雜均勻性。當(dāng)整個(gè)晶圓發(fā)生大的裝置參數(shù)波動(dòng)時(shí)，舉例而言，提供用于鐵電FET裝置的足夠存儲(chǔ)窗口均勻性是不可能的。
[0010]鑒于上述習(xí)知技術(shù)的狀況，在具有和標(biāo)準(zhǔn)制造技術(shù)良好兼容性且沒有所制造的半導(dǎo)體裝置的劣化效能和降低產(chǎn)出下，亟欲提供具有結(jié)合鐵電行為的半導(dǎo)體裝置。更欲在和標(biāo)準(zhǔn)CMOS制程一致下，且特別是可以不導(dǎo)致復(fù)雜配方結(jié)構(gòu)地包含到標(biāo)準(zhǔn)制程中，提供用于形成具有鐵電性質(zhì)的半導(dǎo)體裝置的方法。

【發(fā)明內(nèi)容】

[0011]以下呈現(xiàn)了本發(fā)明的簡化概要以便提供對(duì)本發(fā)明的一些態(tài)樣的基本理解。此概要并非本發(fā)明的詳盡綜述。此概要并非意在標(biāo)識(shí)本發(fā)明的關(guān)鍵要件，也并非意在描繪本發(fā)明的范圍。該概要的唯一目的是以簡化的形式呈現(xiàn)本發(fā)明的一些概念，以作為稍后呈現(xiàn)的更詳細(xì)描述的前序。
[0012]本揭露提供一種半導(dǎo)體裝置和用于形成半導(dǎo)體裝置的方法，其中，提供一種具有未摻雜的鐵電氧化鉿材料層的半導(dǎo)體基板。
[0013]在本揭露的一實(shí)施態(tài)樣中，提供一種半導(dǎo)體裝置。在本文的一些例示性實(shí)施例中，該半導(dǎo)體裝置包含基板、形成在該基板之上的未摻雜的二氧化鉿層、以及形成在該二氧化鉿層上的氮化鈦層，其中，該未摻雜的二氧化鉿層至少是部分鐵電性的。
[0014]在本揭露的另一實(shí)施態(tài)樣中，提供一種用于形成半導(dǎo)體裝置的方法。在本文的一些例示性實(shí)施例中，該方法包含在基板之上形成未摻雜的非晶二氧化鉿層、在該未摻雜的非晶二氧化鉿層上形成氮化鈦層、以及實(shí)行熱退火制程用以在該未摻雜的非晶二氧化鉿層中至少部分造成鐵電相。
【附圖說明】
[0015]藉由參考以下敘述結(jié)合附圖可以更了解本揭露，其中類似的參考編號(hào)意指類似的組件，且其中:
[0016]圖1a至Ic示意地例示依據(jù)本揭露的一些例示實(shí)施例用于形成半導(dǎo)體裝置的方法;
[0017]圖2示意地例示代表依據(jù)本揭露的一例示實(shí)施例的氧化鉿材料層的鐵電行為的圖不關(guān)系；
[0018]圖3a示意地例示依據(jù)本揭露的一例示實(shí)施例的FeFET裝置結(jié)構(gòu)；以及
[0019]圖3b示意地例示依據(jù)本揭露的一例示實(shí)施例的電容器結(jié)構(gòu)。
[0020]雖然本文所揭露的標(biāo)的容許各種的修改及替代形式，但其特定的實(shí)施例已通過附圖中的例子來顯示，并在本文中詳細(xì)描述。然而，應(yīng)該了解的是，本文中特定實(shí)施例的描述不是為了要限制本發(fā)明所披露的特定形式，相反地，本發(fā)明欲涵蓋落入本發(fā)明的精神與范疇內(nèi)的所有修改物、相等物、以及替代物，其將如權(quán)利要求書所定義。
【具體實(shí)施方式】
[0021]下面將說明本發(fā)明的各種例示性實(shí)施例。為了清楚起見，本說明書中并不記載實(shí)際實(shí)施方式中的所有特征。當(dāng)然，應(yīng)該理解，在研發(fā)任何這種實(shí)際實(shí)施例的過程中，必須考慮許多具體的實(shí)施因素來達(dá)到研發(fā)人員的特定目的，諸如符合系統(tǒng)相關(guān)以及商業(yè)相關(guān)的約束，這些約束在各個(gè)實(shí)施方式中都是不同的。而且，應(yīng)該理解，這種研發(fā)的努力可能是復(fù)雜并且耗時(shí)的，雖然如此，本領(lǐng)域技術(shù)人員受益于本公開內(nèi)容也能正常地實(shí)現(xiàn)。
[0022]現(xiàn)在參照附圖描述本發(fā)明主題。附圖中示意的各種結(jié)構(gòu)、系統(tǒng)及裝置只是出于解釋目的并用以避免由本領(lǐng)域技術(shù)人員已知的細(xì)節(jié)模糊本揭露。但是，該些附圖被包括來描述并解釋本揭露的實(shí)施例。這里所用的詞語和詞組的意思應(yīng)當(dāng)解釋為與相關(guān)領(lǐng)域技術(shù)人員對(duì)該些詞語及詞組的理解一致。在本文中的連貫使用的術(shù)語或詞組并不意圖隱含特別的定義，亦即與本領(lǐng)域技術(shù)人員所理解的通常慣用意思不同的定義。若術(shù)語或詞組意圖具有特定意義，亦即不同于本領(lǐng)域技術(shù)人員所理解的意思，則此類特別定義會(huì)以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。
[0023]本發(fā)明關(guān)于整合在芯片上的半導(dǎo)體裝置以及關(guān)于整合在芯片上的半導(dǎo)體裝置結(jié)構(gòu)。舉例而言，半導(dǎo)體裝置可以是金氧半導(dǎo)體裝置(MOS裝置)、例如MIM/MIS電容器的電容器、電阻器結(jié)構(gòu)等等。當(dāng)參照MOS裝置時(shí)，本領(lǐng)域的技術(shù)人員將了解到雖然使用「M