一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，磁阻隨機(jī)存取存儲器MRAM (Magnetic Random AccessMemory)由于具備低耗能、非揮發(fā)等特性而越來越受到業(yè)界的重視。
[0003]然而，在現(xiàn)有技術(shù)中，如何將MRAM器件的制造工藝嵌入到標(biāo)準(zhǔn)的CMOS工藝之中，仍然沒有得到很好的解決。
[0004]為此，本發(fā)明提出一種半導(dǎo)體器件的制造方法，將磁阻隨機(jī)存取存儲器MRAM的制造嵌入到標(biāo)準(zhǔn)CMOS工藝之中。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件的制造方法，將MRAM的制造嵌入到標(biāo)準(zhǔn)CMOS工藝之中，可以降低工藝難度，并改善磁隧道結(jié)(MTJ)的性能。
[0006]本發(fā)明實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述方法包括:
[0007]步驟SlOl:提供包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底的內(nèi)核陣列區(qū)以及外圍區(qū)的晶體管、位于所述半導(dǎo)體襯底上的層間介電層、位于所述層間介電層內(nèi)的用于連接磁隧道結(jié)的第一金屬插塞、以及位于所述層間介電層之上的金屬間介電層的前端器件；
[0008]步驟S102:在所述金屬間介電層上形成第一介電阻擋層，形成貫穿所述第一介電阻擋層與所述金屬間介電層并連接所述第一金屬插塞的第二金屬插塞；
[0009]步驟S103:形成覆蓋所述第一介電阻擋層的第二介電阻擋層，并在所述第二介電阻擋層內(nèi)形成位于所述第二金屬插塞上方的接觸孔；
[0010]步驟S104:在所述接觸孔內(nèi)形成連接所述第二金屬插塞的導(dǎo)電連接層；
[0011]步驟S105:在所述第二介電阻擋層上形成位于所述導(dǎo)電連接層上方并與所述導(dǎo)電連接層相連接的磁隧道結(jié)。
[0012]可選地，所述步驟S105包括:
[0013]步驟S1051:在所述第二介電阻擋層上依次形成磁隧道結(jié)材料層、第一導(dǎo)電硬掩膜層和第二導(dǎo)電硬掩膜層；
[0014]步驟S1052:對所述第二導(dǎo)電硬掩膜層進(jìn)行刻蝕，保留所述第二導(dǎo)電硬掩膜層位于所述導(dǎo)電連接層上方的部分；
[0015]步驟S1053:以所述第二導(dǎo)電硬掩膜層被保留的部分為掩膜，對所述第一導(dǎo)電硬掩膜層和所述磁隧道結(jié)材料層進(jìn)行刻蝕，以形成位于所述導(dǎo)電連接層上方并與所述導(dǎo)電連接層相連接的磁隧道結(jié)。
[0016]可選地，在所述步驟S1053中，對所述磁隧道結(jié)材料層進(jìn)行刻蝕所采用的方法為等離子體刻蝕。
[0017]可選地，所述第一導(dǎo)電硬掩膜層的材料包括Ta或Ti ;所述第二導(dǎo)電硬掩膜層的材料包括TiN或TaN。
[0018]可選地，在所述步驟S1052中，在對所述第二導(dǎo)電硬掩膜層進(jìn)行刻蝕時采用可灰化硬掩膜進(jìn)行。
[0019]可選地，在所述步驟S1051中，形成所述磁隧道結(jié)材料層的方法為物理氣相沉積法。
[0020]可選地，在所述步驟S1053中，對所述磁隧道結(jié)材料層的刻蝕停止于所述第二介電阻擋層的上方或停止于所述第一介電阻擋層的上方。
[0021]可選地，所述步驟S102包括:
[0022]步驟S1021:在所述金屬間介電層上形成第一介電阻擋層；
[0023]步驟S1022:在所述第一介電阻擋層上依次沉積可灰化硬掩膜和氮氧化硅薄膜；
[0024]步驟S1023:利用所述可灰化硬掩膜和所述氮氧化硅薄膜作為掩膜進(jìn)行刻蝕，在所述金屬間介電層內(nèi)刻蝕形成過孔，剝離所述可灰化硬掩膜和所述氮氧化硅薄膜；
[0025]步驟S1024:在所述過孔內(nèi)沉積阻擋層材料和金屬材料并進(jìn)行CMP處理，以形成所述第二金屬插塞。
[0026]可選地，所述第一介電阻擋層和所述第二介電阻擋層的材料為氮化硅。
[0027]可選地，所述步驟S104包括:
[0028]步驟S1041:在所述第二介電阻擋層上沉積導(dǎo)電薄膜以完全覆蓋所述接觸孔；
[0029]步驟S1042:通過CMP去除所述導(dǎo)電薄膜位于所述第二介電阻擋層之上的部分，以形成所述導(dǎo)電連接層。
[0030]本發(fā)明的半導(dǎo)體器件的制造方法，將MRAM的制造工藝嵌入到標(biāo)準(zhǔn)CMOS工藝之中，可以降低工藝難度，并可以改善磁隧道結(jié)(MTJ)的性能進(jìn)而提高整個半導(dǎo)體器件的性能。
【附圖說明】
[0031]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0032]附圖中:
[0033]圖1A至IG為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的圖形的示意性剖視圖；
[0034]圖2為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的一種示意性流程圖。
【具體實(shí)施方式】
[0035]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0036]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0037]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0038]空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0039]在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0040]這