一種eeprom存儲(chǔ)器件以及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種EEPROM存儲(chǔ)器件以及制備方法。
【背景技術(shù)】
[0002]電可擦可編程只讀存儲(chǔ)器(EEPROM,Electrically ErasableProgrammableRead-Only Memory),是一種掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片；其可以在電腦上或?qū)Ｓ迷O(shè)備上擦除已有信息，重新編程。EEPROM是非易失性存儲(chǔ)器，其中的閃速EEPROM發(fā)展迅速。EEPROM比DRAM復(fù)雜，因此EEPROM的集成度很難提高。
[0003]—個(gè)EEPROM存儲(chǔ)單元的存儲(chǔ)信息的部分就像一個(gè)常閉或常開(kāi)的晶體管，當(dāng)浮柵充電時(shí)，容納電荷或者阻礙電子從控制柵流向硅；充電通過(guò)將源/漏接地，于控制柵上施加電壓來(lái)完成；施加反向電壓，將使電荷流向娃襯底。這樣，基于一個(gè)存儲(chǔ)單兀存儲(chǔ)I位(bit)數(shù)據(jù)，隨著大規(guī)模的存儲(chǔ)單元陣列結(jié)構(gòu)，芯片尺寸增大。
[0004]典型的，非易失性存儲(chǔ)器有兩個(gè)基本的結(jié)構(gòu):堆疊柵結(jié)構(gòu)和分離柵結(jié)構(gòu)。具有堆疊柵結(jié)構(gòu)的EEPROM通常包括浮柵和設(shè)置于浮柵上的控制柵。此種堆疊柵結(jié)構(gòu)的EEPORM通常會(huì)有過(guò)擦除問(wèn)題，一旦過(guò)擦除問(wèn)題發(fā)生，在其他存儲(chǔ)單元的讀操作過(guò)程中就會(huì)有不期望出現(xiàn)的漏電流。制造堆疊柵結(jié)構(gòu)的EEPROM比分離柵結(jié)構(gòu)的EEPROM工藝流程簡(jiǎn)單，然而，由于其有過(guò)擦除問(wèn)題而分離柵結(jié)構(gòu)的EEPROM沒(méi)有，因此具有分離柵結(jié)構(gòu)的EEPROM使用范圍更廣。
[0005]具有分離柵結(jié)構(gòu)的EEPROM包括控制柵，浮柵和高壓晶體管的柵極，其中控制柵設(shè)于浮柵之上，控制柵和浮柵兩者是側(cè)邊補(bǔ)償(laterally offset) 0盡管具有分離柵結(jié)構(gòu)的EEPROM沒(méi)有過(guò)擦除問(wèn)題，然而，由于高壓晶體管的柵極的引入，增加了制造步驟的復(fù)雜性并且增加了存儲(chǔ)單元的尺寸。分離柵結(jié)構(gòu)的EPROM的存儲(chǔ)單元比堆疊柵結(jié)構(gòu)的EEPROM的存儲(chǔ)器的存儲(chǔ)單元大，分離柵存儲(chǔ)單元很難按比例縮小，因?yàn)楦邏壕w管的柵極、控制柵和浮柵不是自對(duì)準(zhǔn)。
[0006]現(xiàn)有技術(shù)中所述EEPROM存儲(chǔ)單元中包含自對(duì)準(zhǔn)硅化物的高壓MOS器件(HV M0S)如圖1a所示，所述結(jié)構(gòu)中包含襯底101、位于所述襯底101上的柵極結(jié)構(gòu)104、間隙壁103，以及位于柵極結(jié)構(gòu)104兩側(cè)的自對(duì)準(zhǔn)硅化物102，所述結(jié)構(gòu)中高壓器件需要能夠?yàn)榇鎯?chǔ)單元提高較大的電壓，所述器件的擊穿電壓成為一個(gè)重要的性能評(píng)價(jià)，現(xiàn)有技術(shù)中所述高壓器件受到GIDL效應(yīng)的控制，因此增加HV MOS中漏極和柵極之間的間距可以明顯的提高器件的擊穿電壓，現(xiàn)有技術(shù)中所述第二間隙壁的寬度由于考慮器件的性能因而一般設(shè)置為固定覽度。
[0007]現(xiàn)有技術(shù)中為了提高HV MOS的擊穿電壓，通常選用以下兩種方式:
[0008]第一種如圖1b-1c所示，在形成所述高壓晶體管的柵極10和所述控制柵20之后，在所述高壓晶體管的柵極10和所述控制柵20上沉積額外的氧化物層105，通過(guò)增加額外的氧化物層105來(lái)增加漏區(qū)和柵極之間的間距，但是所述方法會(huì)引起自對(duì)硅化物阻擋(SAB)工藝以及接觸孔形成工藝的工藝余裕(marginal)，另外所述高壓晶體管的柵極10和所述控制柵20之間較小的間隙會(huì)造成在柵極蝕刻過(guò)程中對(duì)有源區(qū)造成損壞。
[0009]第二種方法如圖1d所示，通過(guò)在所述柵極結(jié)構(gòu)的兩側(cè)形成自對(duì)硅化物阻擋層106，然后在執(zhí)行源漏注入，以增加源漏區(qū)和柵極之間的間距，但是所述方法導(dǎo)致器件的尺寸增加，而且由于源漏區(qū)和所述柵極結(jié)構(gòu)不是自對(duì)準(zhǔn)的結(jié)構(gòu)，需要增加更多的工藝余裕(marginal)來(lái)解決該問(wèn)題。
[0010]因此，現(xiàn)有技術(shù)中EEPROM中為了提高HV MOS的擊穿電壓，嘗試了各種不同的方法，但是每種方法都存在不同的弊端，例如導(dǎo)致工藝過(guò)程復(fù)雜或者對(duì)器件造成其他的損壞等。所以需要對(duì)現(xiàn)有的EEPROM的制備方法做進(jìn)一步的改進(jìn)，以解決上述問(wèn)題，進(jìn)一步提聞器件的性能。

【發(fā)明內(nèi)容】

[0011]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0012]本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，提供了一種EEPROM存儲(chǔ)器件的制備方法，包括:
[0013]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有高壓晶體管的柵極和存儲(chǔ)器件的浮柵；
[0014]在所述高壓晶體管的柵極和所述浮柵上沉積柵極介電層；
[0015]在所述柵極介電層上沉積控制柵材料層；
[0016]蝕刻所述控制柵材料層和所述柵極介電層，以在所述浮柵上方形成控制柵，同時(shí)在所述高壓晶體管的柵極的側(cè)壁上形成由所述控制柵材料層形成的第一間隙壁；
[0017]在所述高壓晶體管的柵極的第一間隙壁上以及所述控制柵的側(cè)壁上形成第二間隙壁。
[0018]作為優(yōu)選，所述高壓晶體管為選擇晶體管。
[0019]作為優(yōu)選，所述第二間隙壁的材料為用于形成低壓晶體管的間隙壁的材料。
[0020]作為優(yōu)選，在形成所述第二間隙壁的同時(shí)，還包括在所述半導(dǎo)體襯底上的低壓晶體管的柵極側(cè)壁上形成間隙壁。
[0021]作為優(yōu)選，在所述柵極介電層上沉積控制柵材料層之后，所述方法還包括:
[0022]在所述浮柵上方形成掩膜層，以覆蓋所述浮柵上方以及側(cè)壁上的所述控制柵材料層；
[0023]蝕刻所述柵極介電層和所述控制柵材料層，以在所述高壓晶體管的柵極的側(cè)壁上形成所述第一間隙壁；
[0024]去除所述掩膜層，以在所述浮柵上方形成所述控制柵。
[0025]作為優(yōu)選，在沉積柵極介電層之前，所述方法還進(jìn)一步包括在所述高壓晶體管的柵極和所述浮柵兩側(cè)的半導(dǎo)體襯底中執(zhí)行淺摻雜，形成淺摻雜區(qū)域的步驟。
[0026]作為優(yōu)選，所述控制柵包括位于所述浮柵上方的水平部分以及位于所述浮柵側(cè)壁的柵極介電層上的豎直部分。
[0027]作為優(yōu)選，在所述高壓晶體管的柵極的第一間隙壁上以及所述控制柵上形成第二間隙壁的方法為:
[0028]沉積第二間隙壁材料層，以覆蓋所述高壓晶體管的柵極和所述控制柵；
[0029]蝕刻所述第二間隙壁材料層，以去除水平部分的所述第二間隙壁材料層，在所述高壓晶體管的柵極的所述第一間隙壁上以及所述控制柵上形成所述第二間隙壁。
[0030]作為優(yōu)選，所述方法還包括在形成所述第二間隙壁之后在所述高壓晶體管的柵極和所述控制柵兩側(cè)的半導(dǎo)體襯底中執(zhí)行源漏注入的步驟，以分別形成源漏區(qū)。
[0031]作為優(yōu)選，所述控制柵材料層選用多晶硅層；
[0032]所述柵極介電層選用ONO層。
[0033]本發(fā)明還提供了一種EEPROM存儲(chǔ)器件，包括相互分離的高壓晶體管的柵極和控制柵；
[0034]其中，所述高壓晶體管的柵極的側(cè)壁上形成有第一間隙壁以及位于第一間隙壁外側(cè)的第二間隙壁，
[0035]所述第一間隙壁選用多晶硅材料，所述第一間隙壁和所述高壓晶體管的柵極之間具有柵極介電層。
[0036]作為優(yōu)選，所述器件還包括浮柵，其中所述控制柵位于所述浮柵上并包圍所述浮柵，所述浮柵和控制柵之間形成有柵極介電層。
[0037]本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問(wèn)題提供了一種EEPROM存儲(chǔ)器件的制備方法，在所述方法中通過(guò)優(yōu)化制備工藝過(guò)程，不僅提高了器件的擊穿電壓，而且能夠和現(xiàn)有的工藝兼容。
[0038]所述方法具有以下優(yōu)點(diǎn):
[0039](I)通過(guò)在所述高壓器件中增加一個(gè)額外的間隙壁，而且該工藝過(guò)程并沒(méi)有犧牲其他工藝窗口，也沒(méi)增加額外的生產(chǎn)成本；
[0040](2)所述方法增加工藝余裕(margin)，能夠更加有助于器件尺寸的進(jìn)一步縮??；
[0041](3)所述方法增加了柵極制備過(guò)程中的工藝窗口。
【附圖說(shuō)明】
[0042]本發(fā)明的下列附圖在此作為本發(fā)明的一