一種雙觸發(fā)lvtscr結(jié)構(gòu)及其電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種雙觸發(fā)LVTSCR結(jié)構(gòu)及其電路。
【背景技術(shù)】
[0002]目前晶閘管的輸入、輸出電路中都需要有靜電釋放(Electro static discharge，簡稱ESD)電路，圖1所示結(jié)構(gòu)為傳統(tǒng)的SCR結(jié)構(gòu)，SCR導(dǎo)通的觸發(fā)電壓取決于Niell/P-we11的反向擊穿電壓。這個反向擊穿電壓一般會非常高，因此，過高的觸發(fā)電壓可能會導(dǎo)致在被保護(hù)器件被ESD破壞之前SCR還沒有導(dǎo)通放電。
[0003]為了降低SCR的觸發(fā)電壓，產(chǎn)生了低電壓觸發(fā)SCR (LVTSCR)，本領(lǐng)域技術(shù)人員研宄出圖2所示的LVTSCR，觸發(fā)電壓取決于N+/P-well的反向擊穿電壓，相比圖2中的傳統(tǒng)結(jié)構(gòu)，添加一個NMOS晶體管，構(gòu)成陽極-電阻Rnwell-MOS晶體管-Rpwell-陰極的同時，使得SCR的觸發(fā)電壓有效降低。
[0004]為了進(jìn)一步降低SCR的觸發(fā)電壓，本領(lǐng)域技術(shù)人員研宄設(shè)計出如圖3所示的電路結(jié)構(gòu)，添加一電容與一電阻串聯(lián)于LVSTCR的陽極與陰極之間，產(chǎn)生了 RC耦合觸發(fā)的LVTSCR，ESD脈沖來的時候，RC耦合使得NMOS的柵極電壓抬升，NMOS溝道開啟放電，溝道電流會產(chǎn)生更大的襯底漏電流，使得SCR徹底開啟放電。
[0005]因此，如何設(shè)計出更好的SCR電路結(jié)構(gòu)，使其具備更低的觸發(fā)電壓成為本領(lǐng)域技術(shù)人員面臨的一大難題。

【發(fā)明內(nèi)容】

[0006]針對上述問題，本發(fā)明提出一種應(yīng)用于具有靜電保護(hù)功能的晶閘管中的雙觸發(fā)LVTSCR結(jié)構(gòu)及其電路，通過構(gòu)建一主要包括半導(dǎo)體襯底，阱區(qū)層，摻雜離子層，MOS器件區(qū)，隔離結(jié)構(gòu)，若干串聯(lián)的二極管及一電阻的的雙觸發(fā)LVTSCR結(jié)構(gòu)，并通過雙觸發(fā)LVTSCR結(jié)構(gòu)中器件的有效連接，最終有效降低了 SCR器件的觸發(fā)電壓，該技術(shù)方案具體為:
[0007]一種雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，應(yīng)用于靜電保護(hù)的晶閘管中，所述結(jié)構(gòu)包括:
[0008]半導(dǎo)體襯底；
[0009]阱區(qū)層，位于所述半導(dǎo)體襯底之上，且該阱區(qū)層中相鄰設(shè)置有第一阱區(qū)和第二阱區(qū)；
[0010]摻雜離子層，位于所述阱區(qū)層之上，且該摻雜離子層中設(shè)置有第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)和第四摻雜區(qū)；
[0011]MOS器件區(qū)，包括溝道區(qū)和位于溝道區(qū)兩側(cè)的有源區(qū)，且該MOS器件區(qū)設(shè)置于所述摻雜離子層之中，一所述有源區(qū)位于所述第一阱區(qū)與所述第二阱區(qū)交界處之上；
[0012]隔離結(jié)構(gòu)，設(shè)置于相鄰的摻雜區(qū)之間，以及摻雜區(qū)與所述MOS器件區(qū)之間；所述第一摻雜區(qū)和所述第二摻雜區(qū)均位于所述MOS器件區(qū)的一側(cè)，且所述第二摻雜區(qū)臨近所述MOS器件設(shè)置，而所述第三摻雜區(qū)和所述第四摻雜區(qū)均位于所述MOS器件區(qū)的另一側(cè)，且所述第三摻雜區(qū)臨近所述MOS器件區(qū)設(shè)置；
[0013]其中，所述第一阱區(qū)和所述第一摻雜區(qū)中的離子摻雜類型相同，所述第二阱區(qū)和所述第四摻雜區(qū)中的離子摻雜類型相同，所述第二摻雜區(qū)和所述第三摻雜區(qū)中的離子摻雜類型與所述MOS器件區(qū)的溝道區(qū)中的離子摻雜類型相同。
[0014]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，該雙觸發(fā)LVTSCR結(jié)構(gòu)還包括若干串聯(lián)的二極管。
[0015]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，該雙觸發(fā)LVTSCR結(jié)構(gòu)還包括一電阻。
[0016]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，晶閘管包括第一電壓輸入端和第二電壓輸入端，所述晶閘管包括若干雙觸發(fā)LVTSCR結(jié)構(gòu)，所雙觸發(fā)LVTSCR結(jié)構(gòu)串聯(lián)連接于所述第一電壓輸入端和所述第二電壓輸入端之間。
[0017]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，所述第一阱區(qū)的摻雜離子為N型離子。
[0018]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，所述第二阱區(qū)的摻雜離子為P型離子。
[0019]上述的雙觸發(fā)LVTSCR結(jié)構(gòu)，其中，所述第一阱區(qū)和所述第二阱區(qū)中設(shè)置有一 NPN三極晶體管和一 PNP三極晶體管。
[0020]一種雙觸發(fā)LVTSCR電路，其中，所述雙觸發(fā)LVTSCR電路基于上述LVTSCR雙觸發(fā)結(jié)構(gòu)，并應(yīng)用于靜電保護(hù)的晶閘管中，所述雙觸發(fā)LVTSCR電路包括:
[0021]三級晶體管，連接于所述雙觸發(fā)LVTSCR電路的陽極與陰極之間；
[0022]電阻，連接于MOS晶體管的柵極與所述雙觸發(fā)LVTSCR電路的陽極或陰極之間；
[0023]若干二極管，所述二極管串聯(lián)連接于一三極晶體管的發(fā)射機(jī)與集電極之間，其中至少有一個二極管連接于MOS晶體管的柵極與所述雙觸發(fā)LVTSCR電路的陽極或陰極之間；
[0024]MOS晶體管，其中:
[0025]當(dāng)MOS晶體管為PMOS晶體管時，所述PMOS晶體管的柵極通過所述電阻與所述雙觸發(fā)LVTSCR電路的陽極連接；
[0026]當(dāng)所述MOS晶體管為NMOS晶體管時，所述NMOS晶體管的柵極通過所述電阻與所述雙觸發(fā)LVTSCR電路的陰極連接。
[0027]上述的雙觸發(fā)LVTSCR電路，其中，所述三級晶體管包括PNP三極晶體管和NPN三極晶體管。
[0028]上述的雙觸發(fā)LVTSCR電路，其中，所述PNP三極晶體管的發(fā)射極與所述雙觸發(fā)LVTSCR電路的陽極連接，所述PNP三極晶體管的集電極與所述雙觸發(fā)LVTSCR電路的陰極連接。
[0029]上述的雙觸發(fā)LVTSCR電路，其中，所述PNP三極晶體管的基極與所述NPN三極晶體管的集電極連接。
[0030]上述的雙觸發(fā)LVTSCR電路，其中，所述PNP三極晶體管與所述雙觸發(fā)LVTSCR電路的陰極之間連接有一電阻。
[0031]上述的雙觸發(fā)LVTSCR電路，其中，所述NPN三極晶體管的集電極與所述雙觸發(fā)LVTSCR電路的陽極連接，所述NPN三極晶體管的發(fā)射極與所述雙觸發(fā)LVTSCR電路的陰極連接。
[0032]上述的雙觸發(fā)LVTSCR電路，其中，所述NPN三極晶體管的基極與所述PNP三極晶體管的集電極連接。
[0033]上述的雙觸發(fā)LVTSCR電路，其中，所述NPN三極晶體管的集電極與所述雙觸發(fā)LVTSCR電路的陽極之間連接有一電阻。
[0034]上述的雙觸發(fā)LVTSCR電路應(yīng)用于靜電保護(hù)的晶閘管中，所述晶閘管包括:
[0035]第一電壓輸入端、第二電壓輸入端以及連接于所述第一電壓輸入端、第二電壓輸入端之間的內(nèi)部電路，所述內(nèi)部電路上連接有輸入端口以及輸出端口，所述第一電壓輸入端與所述第二電壓輸入端之間串聯(lián)有若干雙觸發(fā)LVTSCR電路，其中，所述若干串聯(lián)的雙觸發(fā)LVTSCR電路的陽極連接于所述第一電壓輸入端，所述若干串聯(lián)的雙觸發(fā)LVTSCR電路的陰極連接于所述第二電壓輸入端。本發(fā)明具有的優(yōu)點以及能達(dá)到的有益效果:
[0036]通過采用本發(fā)明的技術(shù)方案，使SCR器件具備更低的觸發(fā)電壓，有效提高ESD保護(hù)能力，提尚了廣品的良率。
【附圖說明】
[0037]通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征外形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0038]圖1-3是現(xiàn)有技術(shù)中SCR電路結(jié)構(gòu)圖；
[0039]圖4是本發(fā)明一優(yōu)選實施例的SCR電路結(jié)構(gòu)圖；
[0040]圖5是本發(fā)明另一優(yōu)選實施例的SCR電路結(jié)構(gòu)圖。
【具體實施方式】
[0041]下面結(jié)合附圖和具體的實施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0042]本發(fā)明公開了一種雙觸發(fā)LVTSCR結(jié)構(gòu)，參見圖1所示，該雙觸發(fā)LVTSCR結(jié)構(gòu)應(yīng)用于靜電保護(hù)的晶閘管中，該雙觸發(fā)LVTSCR結(jié)構(gòu)包括:
[0043]半導(dǎo)體襯底、阱區(qū)層、摻雜離子層、MOS器件區(qū)以及隔離層。
[0044]半導(dǎo)體襯底位于底層，阱區(qū)層位于半導(dǎo)體襯底之上，且該阱區(qū)層中相鄰設(shè)置有第一阱區(qū)N-well和第二阱區(qū)P-well ;在該阱區(qū)層中設(shè)置有一個NPN三極晶體管T2和一 PNP三極晶體管Tl。
[0045]摻