超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)中場(chǎng)效應(yīng)晶體管邏輯器件領(lǐng)域，具體涉及一種超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管及其制備方法。
【背景技術(shù)】
[0002]自集成電路誕生以來，微電子集成技術(shù)一直按照“摩爾定律”不斷發(fā)展，半導(dǎo)體器件尺寸不斷縮小。隨著半導(dǎo)體器件進(jìn)入深亞微米范圍，傳統(tǒng)MOSFET器件由于受到自身擴(kuò)散漂流的導(dǎo)通機(jī)制所限，亞閾值斜率受到熱電勢(shì)kT/q的限制而無(wú)法隨著器件尺寸的縮小而同步減小。這就導(dǎo)致MOSFET器件泄漏電流縮小無(wú)法達(dá)到器件尺寸縮小的要求，整個(gè)芯片的能耗不斷上升，芯片功耗密度急劇增大，嚴(yán)重阻礙了芯片系統(tǒng)集成的發(fā)展。為了適應(yīng)集成電路的發(fā)展趨勢(shì)，新型超低功耗器件的開發(fā)和研宄工作就顯得特別重要。隧穿場(chǎng)效應(yīng)晶體管(TFET，Tunneling Field-Effect Transistor)采用帶帶隧穿(BTBT)新導(dǎo)通機(jī)制，是一種非常有發(fā)展?jié)摿Φ倪m于系統(tǒng)集成應(yīng)用發(fā)展的新型低功耗器件。TFET通過柵電極控制源端與溝道交界面處隧穿結(jié)的隧穿寬度，使得源端價(jià)帶電子隧穿到溝道導(dǎo)帶(或溝道價(jià)帶電子隧穿到源端導(dǎo)帶)形成隧穿電流。這種新型導(dǎo)通機(jī)制突破傳統(tǒng)MOSFET亞閾值斜率理論極限中熱電勢(shì)kT/q的限制，可以實(shí)現(xiàn)低于60mV/dec的具有超陡亞閾值斜率，降低器件靜態(tài)漏泄電流進(jìn)而降低器件靜態(tài)功耗。
[0003]但是，與傳統(tǒng)MOSFET不同的是，TFET轉(zhuǎn)移曲線的亞閾區(qū)內(nèi)亞閾斜率是變化的，且隨著柵電壓增大而逐漸增大，這就導(dǎo)致TFET轉(zhuǎn)移特性中，低于60mV/dec的亞閾斜率對(duì)應(yīng)范圍較小，器件的平均亞閾斜率較高，不利于TFET器件在超低功耗領(lǐng)域的應(yīng)用。因此，保持較陡直的最小亞閾值斜率的同時(shí)，抑制亞閾斜率退化，實(shí)現(xiàn)超陡平均亞閾斜率是TFET器件應(yīng)用中需要解決的一個(gè)非常重要的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管及制備方法。該隧穿場(chǎng)效應(yīng)晶體管可以有效抑制器件轉(zhuǎn)移特性中亞閾斜率退化現(xiàn)象，同時(shí)顯著降低隧穿場(chǎng)效應(yīng)晶體管的平均亞閾斜率，并保持了較陡直的最小亞閾斜率。
[0005]本發(fā)明提供的技術(shù)方案如下:
[0006]一種超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管，如圖1所示，采用芯-多層殼的納米線結(jié)構(gòu)，該納米線結(jié)構(gòu)中間部分作為晶體管的溝道區(qū)9，納米線結(jié)構(gòu)的兩端分別作為源區(qū)7和漏區(qū)8，位于納米線溝道區(qū)上方設(shè)有柵介質(zhì)層4和控制柵5，所述納米線結(jié)構(gòu)包括芯層部分2和多層殼部分3 (3-1，3-2，…，3-n)，其中多殼層部分3的材料禁帶寬度沿納米線半徑方向連續(xù)增大，最里層3-1禁帶寬度最小，最外層3-n禁帶寬度最大，中間各層禁帶寬度連續(xù)變化。隧穿晶體管溝道區(qū)9為未摻雜本征區(qū)，對(duì)于N型器件來說，隧穿源區(qū)為P型重?fù)诫s，其摻雜濃度約為lE18CnT3-lE20CnT3，漏區(qū)為N型重?fù)诫s，其摻雜濃度約為lE18Cm_3-lE19Cm_3;而對(duì)于P型器件來說，隧穿源區(qū)為N型重?fù)诫s，其摻雜濃度約為lE18cnT3-lE20cnT3，漏區(qū)為P型重?fù)诫s，其摻雜濃度約為1Ε18αιΓ3-1Ε19αιΓ3。
[0007]所述納米線隧穿場(chǎng)效應(yīng)晶體管中納米線多層殼(大于三層)的禁帶寬度沿納米線半徑方向的變化梯度是器件設(shè)計(jì)的重要參數(shù)。禁帶寬度變化梯度過小，導(dǎo)致最外層材料禁帶寬度過窄，將引起器件關(guān)態(tài)電流增大，最小亞閾值斜率增大。而禁帶寬度變化梯度過大，導(dǎo)致最外層材料禁帶寬度過大，導(dǎo)致開啟帶帶隧穿所需柵電壓過大。一般保證最表面層材料禁帶寬度較芯層材料禁帶寬度大0.3eV-0.7eV?且納米線多層殼中具有較寬禁帶寬度部分(大于芯層禁帶寬度約0.3eV以上的部分)厚度優(yōu)化在5nm-20nm之間。而納米線芯層部分直徑一般在5-10nm之間。
[0008]所述的隧穿場(chǎng)效應(yīng)晶體管可以應(yīng)用于SiGe半導(dǎo)體材料，也可以應(yīng)用于其他I1-VI, II1-V和IV-1V族的二元或三元化合物半導(dǎo)體材料。
[0009]本發(fā)明同時(shí)提供所述的超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管的制備方法，包括以下步驟:
[0010]I)襯底準(zhǔn)備:絕緣層上的輕摻雜(約lE13cnT3-lE15cnT3)或未摻雜半導(dǎo)體襯底；
[0011]2)在襯底上刻蝕并退火形成納米線芯層，并在納米線下方選擇刻蝕絕緣層，刻蝕出凹槽；
[0012]3)外延逐層生長(zhǎng)原子數(shù)比沿納米線半徑方向連續(xù)變化的源區(qū)化合物半導(dǎo)體，形成禁帶寬度逐層增大的納米線多層殼材料；
[0013]4)淀積柵介質(zhì)材料，淀積柵材料，進(jìn)行光刻和刻蝕，形成柵圖形；
[0014]5)光刻暴露出源區(qū)，以光刻膠和柵為掩膜，進(jìn)行離子注入形成源區(qū)，濃度約為lE18cm 3-lE20cm 3；
[0015]6)光刻暴露出漏區(qū)，以光刻膠和柵為掩膜，進(jìn)行離子注入形成漏區(qū)，濃度約為lE18cm 3-lE19cm 3；
[0016]7)快速高溫退火激活雜質(zhì)；
[0017]8)最后進(jìn)入后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管。
[0018]所述的制備方法，其特征是，步驟I)中所述的半導(dǎo)體襯底材料選自S1、Ge或其他I1-VI, II1-V和IV-1V族的二元或三元化合物半導(dǎo)體；所述的絕緣層材料選自Si02、Si3N4或高K材料。
[0019]所述的制備方法，其特征是，步驟2)中所述的納米線芯層材料選自具有較窄禁帶寬度的Ge或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半導(dǎo)體。
[0020]所述的制備方法，其特征是，步驟3)中所述的納米線殼層材料選自原子數(shù)比不同的SiGe或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半導(dǎo)體。
[0021]所述的制備方法，其特征是，步驟4)中所述的柵介質(zhì)層材料選自Si02、Si3N4或高K柵介質(zhì)材料。
[0022]所述的制備方法，其特征是，步驟4)中所述的生長(zhǎng)柵介質(zhì)材料的方法選自下列方法之一:常規(guī)熱氧化、摻氮熱氧化、原子層淀積或化學(xué)氣相淀積。
[0023]所述的制備方法，其特征是，步驟4)中所述的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
[0024]本發(fā)明的技術(shù)效果(以N型器件為例):
[0025]1、納米線為芯-多層殼結(jié)構(gòu)，且不同層中材料禁帶寬度沿納米線半徑方向逐層增大，且在靠近納米線最外層處具有較寬禁帶寬度，在靠近納米線芯層處具有較窄禁帶寬度。
[0026]2、柵電極加正電壓，溝道能帶下拉，在隧穿結(jié)處發(fā)生帶帶隧穿，器件開啟。在柵壓較小時(shí)，主要是靠近納米線殼層外層處具有較寬禁帶寬度的部分源區(qū)首先發(fā)生帶帶隧穿，從而可以獲得較陡直的最小亞閾值擺幅。
[0027]3、隨著柵壓增大，靠近納米線芯層處具有較窄禁帶寬度的源區(qū)部分帶帶隧穿開啟。對(duì)于帶帶隧穿來說，窄禁帶材料相對(duì)于寬禁帶材料具有更大的隧穿幾率，在相同柵電壓增量條件下可以獲得更大的帶帶隧穿電流增量，從而可以獲得更陡直的平均亞閾斜率，有效抑制器件亞閾斜率隨柵電壓增大而退化的現(xiàn)象。
[0028]4、同時(shí)，由于在器件剛開啟情況下具有較寬禁帶寬度的殼層部分起主導(dǎo)作用，有利于降低最小亞閾斜率，并且有效避免了窄禁帶源區(qū)材料導(dǎo)致的關(guān)態(tài)電流增大，最小亞閾斜率增大的現(xiàn)象。
[0029]與現(xiàn)有的TFET相比，超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管通過器件結(jié)構(gòu)設(shè)計(jì)，顯著改善了器件轉(zhuǎn)移特性，有效降低了器件的平均亞閾斜率，同時(shí)保持了陡直的最小亞閾斜率。
[0030]本發(fā)明的超陡平均亞閾擺幅納米線隧穿場(chǎng)效應(yīng)晶體管制備工藝簡(jiǎn)單，能有效地在CMOS集成電路中集成TFET器件，還可以利用標(biāo)準(zhǔn)工藝制備由TFET組成的低功耗集成電路，極大地降低了生產(chǎn)成本，簡(jiǎn)化了工藝流程。
【附圖說