中，O彡χ<1，0彡y< 1，且X # y。所述P型半導(dǎo)體層15的材料例如為摻鎂的氮化鎵(GaN)。所述晶格匹配層11為氮化鎵薄膜或者氮化鋁薄膜，因而所述晶格匹配層11采用上述兩種與N型半導(dǎo)體層13晶體結(jié)構(gòu)相同的材料可以獲得較佳的晶格匹配效果，減少位錯缺陷。
[0039]本實施例中，所述晶格匹配層11的厚度為0.1?2微米，優(yōu)選為0.1?I微米，所述連通介質(zhì)層12的厚度同樣為0.1?2微米，優(yōu)選為0.1?I微米。
[0040]如圖7所示，本實施例還提供一種用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，包括:
[0041]S1:提供一支撐襯底10 ;
[0042]S2:在所述支撐襯底10上形成晶格匹配層11 ;
[0043]S3:在所述晶格匹配層11上形成具有周期性排列的柱狀結(jié)構(gòu)12a的連通介質(zhì)層12，所述連通介質(zhì)層12暴露出部分所述晶格匹配層11 ;
[0044]S4:依次形成N型半導(dǎo)體層13、有源層14以及P型半導(dǎo)體層15，所述N型半導(dǎo)體層13覆蓋所述連通介質(zhì)層12以及所述晶格匹配層11，所述晶格匹配層11的晶體結(jié)構(gòu)與所述N型半導(dǎo)體層13的晶體結(jié)構(gòu)相同。
[0045]本實施例中，可通過LPCVD工藝、MOCVD工藝或分子束外壓技術(shù)在所述支撐襯底10上形成晶格匹配層11?？赏ㄟ^蒸發(fā)、濺射、噴涂或PECVD工藝在所述晶格匹配層11上形成介質(zhì)膜，再通過光刻和蝕刻工藝去除預(yù)定區(qū)域上的介質(zhì)膜，從而在晶格匹配層11上形成具有周期性排列的柱狀結(jié)構(gòu)12a的連通介質(zhì)層12。可通過MOCVD工藝或分子束外壓技術(shù)在上述結(jié)構(gòu)上依次形成N型半導(dǎo)體層13、有源層14和P型半導(dǎo)體層15。
[0046]利用所述外延片結(jié)構(gòu)用于制作倒裝LED芯片時，支撐襯底10起支撐作用，晶格匹配層11能夠更好地同倒裝LED芯片的N型半導(dǎo)體層13進行晶格匹配，具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層12配合支撐襯底10上的晶格匹配層11能夠更好地提高倒裝LED芯片的晶體質(zhì)量(即內(nèi)量子效率)，且柱狀結(jié)構(gòu)12a的側(cè)面垂直于支撐襯底10的表面，相對于傳統(tǒng)圖形化襯底上具有斜面的錐狀或臺狀圖形，不會發(fā)生光散射或漫反射，因此能夠減少從外延層射向支撐襯底10的光的反射，增加其透射，提高倒裝LED芯片的出光效率(即外量子效率)。
[0047]實施例二
[0048]圖3是本發(fā)明實施例二的用于倒裝LED芯片的外延片結(jié)構(gòu)的剖面圖，圖4是本發(fā)明實施例二的連通介質(zhì)層的俯視圖。
[0049]如圖3和圖4所示，本實施例與實施例一的區(qū)別在于，柱狀結(jié)構(gòu)12a是柱狀凸起，連通介質(zhì)層12由周期性排列的柱狀凸起組成，通過所述柱狀凸起之間的空隙暴露所述晶格匹配層11。
[0050]更具體而言，所述柱狀結(jié)構(gòu)12a是圓柱形凸起。當(dāng)然，由于所述支撐襯底10為圓形襯底，所述支撐襯底10邊緣的柱狀結(jié)構(gòu)12a可以是不完整的圓柱形凸起，本發(fā)明對柱狀結(jié)構(gòu)12a的數(shù)量和排布方式不加限制，可根據(jù)實際布圖情況相應(yīng)的調(diào)整。
[0051]實施例三
[0052]本實施例與實施例一的區(qū)別在于，所述柱狀結(jié)構(gòu)12a是多棱柱形凸起。圖5是本發(fā)明實施例三的連通介質(zhì)層的俯視圖。如圖5所示，本實施例中所述柱狀結(jié)構(gòu)12a是六棱柱形凸起。
[0053]實施例四
[0054]本實施例與實施例一的區(qū)別在于，所述柱狀結(jié)構(gòu)12a是多棱柱形空洞。圖6是本發(fā)明實施例四的連通介質(zhì)層的俯視圖。如圖6所示，本實施例中所述柱狀結(jié)構(gòu)12a是六棱柱形空洞。經(jīng)實驗發(fā)現(xiàn)，所述柱狀結(jié)構(gòu)12a是六棱柱形空洞時，倒裝LED芯片的發(fā)光效率尤為突出。
[0055]以上實施例以所述柱狀結(jié)構(gòu)分別為圓柱形凸起或圓柱形空洞、多棱柱形凸起或多棱柱形空洞為例介紹了本發(fā)明的用于倒裝LED芯片的外延片結(jié)構(gòu)，可以理解的是，所述柱狀結(jié)構(gòu)并不局限于上述形狀，還可以是橢圓柱形凸起或橢圓柱形空洞，或者是其他多棱柱狀的凸起或空洞，亦或是上述形狀的組合。
[0056]綜上所述，本發(fā)明的用于倒裝LED芯片的外延片結(jié)構(gòu)，位于晶格匹配層上的連通介質(zhì)層具有周期性排列的柱狀結(jié)構(gòu)，即所述連通介質(zhì)層并非是平坦表面，如此在所述連通介質(zhì)層上形成外延層時可提高外延層的晶體質(zhì)量，有利于提高倒裝LED芯片的內(nèi)量子效率；并且，所述柱狀結(jié)構(gòu)的側(cè)面垂直于支撐襯底的表面，相對于傳統(tǒng)圖形化襯底上具有斜面的錐狀或臺狀圖形，不會發(fā)生光散射或漫反射，因此能夠減少從外延層射向支撐襯底的光的反射，增加其透射，提高倒裝LED芯片的出光效率，即提高倒裝LED芯片的外量子效率；此夕卜，所述晶格匹配層的晶體結(jié)構(gòu)與所述N型半導(dǎo)體層的晶體結(jié)構(gòu)相同，例如所述晶格匹配層選為氮化鎵薄膜或者氮化鋁薄膜，采用上述與N型半導(dǎo)體層的晶體結(jié)構(gòu)相同的材料可以獲得較佳的晶格匹配效果，減少位錯缺陷，進一步提高倒裝LED芯片的內(nèi)量子效率。
[0057]需要說明的是，本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。并且，上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。
【主權(quán)項】
1.一種用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，包括依次形成的支撐襯底、晶格匹配層、具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層、N型半導(dǎo)體層、有源層以及P型半導(dǎo)體層，所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層暴露出部分所述晶格匹配層，所述N型半導(dǎo)體層覆蓋所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層以及所述晶格匹配層，所述晶格匹配層的晶體結(jié)構(gòu)與所述N型半導(dǎo)體層的晶體結(jié)構(gòu)相同。
2.如權(quán)利要求1所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述N型半導(dǎo)體層為摻硅的氮化鎵薄膜，所述晶格匹配層為氮化鎵薄膜或者氮化鋁薄膜。
3.如權(quán)利要求1所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層為二氧化硅、氮化硅或氮氧化硅薄膜。
4.如權(quán)利要求1所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述支撐襯底為表面平坦的藍寶石襯底。
5.如權(quán)利要求1至4中任意一項所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)是柱狀空洞，通過所述柱狀空洞暴露部分所述晶格匹配層。
6.如權(quán)利要求5所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)為圓柱形空洞、橢圓柱形空洞或多棱柱狀空洞。
7.如權(quán)利要求6所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)為六棱柱狀空洞。
8.如權(quán)利要求1至4中任意一項所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)是柱狀凸起，通過所述柱狀凸起之間的空隙暴露部分所述晶格匹配層。
9.如權(quán)利要求8所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)為圓柱形凸起、橢圓柱形凸起或多棱柱狀凸起。
10.如權(quán)利要求9所述的用于倒裝LED芯片的外延片結(jié)構(gòu)，其特征在于，所述柱狀結(jié)構(gòu)為六棱柱狀凸起。
11.一種用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，包括: 提供一支撐襯底； 在所述支撐襯底上形成晶格匹配層； 在所述晶格匹配層上形成具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層，所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層暴露部分所述晶格匹配層； 依次形成N型半導(dǎo)體層、有源層以及P型半導(dǎo)體層，所述N型半導(dǎo)體層覆蓋所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層以及晶格匹配層，所述晶格匹配層的晶體結(jié)構(gòu)與所述N型半導(dǎo)體層的晶體結(jié)構(gòu)相同。
12.如權(quán)利要求11所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述N型半導(dǎo)體層為摻硅的氮化鎵薄膜，所述晶格匹配層為氮化鎵薄膜或者氮化鋁薄膜。
13.如權(quán)利要求11所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層為二氧化硅、氮化硅或氮氧化硅薄膜。
14.如權(quán)利要求11所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述支撐襯底為表面平坦的藍寶石襯底。
15.如權(quán)利要求11至14中任意一項所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)是柱狀空洞，通過所述柱狀空洞暴露部分所述晶格匹配層。
16.如權(quán)利要求15所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)為圓柱形空洞、橢圓柱形空洞或多棱柱狀空洞。
17.如權(quán)利要求16所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)為六棱柱狀空洞。
18.如權(quán)利要求11至14中任意一項所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)是柱狀凸起，通過所述柱狀凸起之間的空隙暴露部分所述晶格匹配層。
19.如權(quán)利要求18所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)為圓柱形凸起、橢圓柱形凸起或多棱柱狀凸起。
20.如權(quán)利要求19所述的用于倒裝LED芯片的外延片結(jié)構(gòu)制作方法，其特征在于，所述柱狀結(jié)構(gòu)為六棱柱狀凸起。
【專利摘要】本發(fā)明提供了一種用于倒裝LED芯片的外延片結(jié)構(gòu)及其制作方法，所述用于倒裝LED芯片的外延片結(jié)構(gòu)包括依次形成的支撐襯底、晶格匹配層、具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層、N型半導(dǎo)體層、有源層以及P型半導(dǎo)體層，所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層暴露出部分所述晶格匹配層，所述N型半導(dǎo)體層覆蓋所述具有周期性排列的柱狀結(jié)構(gòu)的連通介質(zhì)層以及所述晶格匹配層。本發(fā)明有利于提高倒裝LED芯片的內(nèi)量子效率和外量子效率。
【IPC分類】H01L33-00, H01L33-22, H01L33-12
【公開號】CN104835888
【申請?zhí)枴緾N201510237280
【發(fā)明人】張昊翔, 丁海生, 李東昇, 趙進超, 黃捷, 陳善麟, 江忠永
【申請人】杭州士蘭明芯科技有限公司
【公開日】2015年8月12日
【申請日】2015年5月12日