應(yīng)用在功率半導(dǎo)體元器件中的鋁合金引線框架的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及一種引線框架，更確切的說，本發(fā)明旨在提供一種應(yīng)用在功率半導(dǎo)體元器件中的鋁合金引線框架。
【背景技術(shù)】
[0002]區(qū)別于球柵整列BGA式的封裝，引線框架Lead-frame已經(jīng)廣泛引用在功率器件等封裝類型中，因?yàn)楣妮^大的功類器件通常需要同時(shí)具備具有較小的尺寸和具有較好的散熱性能，而金屬材質(zhì)的引線框架則能很好的滿足這一目的。在現(xiàn)有技術(shù)中，絕大多數(shù)功率分離器件所使用的引線框架為銅合金或其他金屬合金材質(zhì)的，在當(dāng)前已經(jīng)公開的技術(shù)條件下，利用鋁合金材質(zhì)作為引線框架還很難批量應(yīng)用于實(shí)際生產(chǎn)中。最大的問題在于，鋁合金材料在受到?jīng)_切或彎折時(shí)容易損壞，所以導(dǎo)致鋁合金材質(zhì)的引線框架也就容易發(fā)生崩裂或斷折。本領(lǐng)域的技術(shù)人員都知道，在半導(dǎo)體封裝行業(yè)中，實(shí)質(zhì)上引線框架在多道工序中都需要進(jìn)行沖切和實(shí)施彎折。
[0003]此外，另一個(gè)至關(guān)重要的因素還在于，鋁合金在空氣環(huán)境中極易氧化，而一旦鋁合金的表面存在著氧化物，就很容易導(dǎo)致芯片無法同鋁合金進(jìn)行相互之間的電性連接，這些氧化物的清除也會額外增加成本，而這是我們所不期望看到的。為了解決這些問題，美國專利申請US2010/0009500 Al公開了一種基于鋁合金材質(zhì)的引線框架的制造工藝，該申請?zhí)岢隽嗽谝€框架上應(yīng)用貴金屬作為電鍍層，很顯然，該申請所提出的方案還只能是停留在實(shí)驗(yàn)或理論層面上，因?yàn)榇罅渴褂觅F金屬并不適合大批量的工業(yè)生產(chǎn)也更不容易降低成本。正是鑒于這些棘手的問題，本發(fā)明提出了將鋁合金材料應(yīng)用在制備引線框架上并利用鋁合金引線框架來實(shí)現(xiàn)生產(chǎn)功率器件的方法。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種利用鋁合金引線框架制備功率半導(dǎo)體元器件的方法，其中，所述引線框架包含多個(gè)芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳，本發(fā)明所提供的方法主要包括以下步驟:
[0005]在所述引線框架的表面依次電鍍第一、第二、第三金屬電鍍層；在芯片安裝單元所包含的芯片粘貼區(qū)的頂面粘貼芯片，并利用多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；進(jìn)行塑封工藝，形成包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；在所述引腳所包含的延伸至塑封體之外的外部引腳上進(jìn)一步電鍍第四金屬電鍍層。
[0006]上述的方法，所述第一金屬電鍍層、第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層。所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。上述的方法，所述第三金屬電鍍層為銅電鍍層。所述第四金屬電鍍層為錫電鍍層。
[0007]上述的方法，所述引線框架中硅含量為0.2%?0.6%，鐵含量為0.3%?0.8%，銅含量為0.1%?0.3%，錳含量為0.1%?1%，鎂含量為0.5%?5%，鉻含量為0.1%?0.5%，鋅含量為0.1%?0.4%，鈦含量為0.05%?0.3%。
[0008]上述的方法，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um?15um0上述的方法，所述第四金屬電鍍層的厚度為5um?15um。上述的方法，所述引線框架的總厚度為T，對引線框架進(jìn)行沖切所產(chǎn)生沖切角的沖切圓角半徑限制在0.5T?2Tmm。上述的方法，所述引線框架的總厚度為T，對引線框架進(jìn)行彎折所產(chǎn)生的彎折角的彎折圓角半徑限制在0.5T?3Tmm。
[0009]上述的方法，其中，在外部引腳上電鍍形成第四金屬電鍍層的同時(shí)，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且電鍍在芯片粘貼區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。
[0010]上述的方法，在將引腳、芯片安裝單元從引線框架上切割分離下來后以及將連接在引腳上的連筋切除之后，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。
[0011]上述的方法，其中，位于所述芯片背面的電極通過導(dǎo)電材料粘合在電鍍于芯片粘貼區(qū)頂面的第三金屬電鍍層上，并且電鍍在芯片粘貼區(qū)頂面的第三金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)頂面的第一金屬電鍍層和第二金屬電鍍層上。上述的方法，其中，所述引腳所在的平面的位置高于所述芯片粘貼區(qū)所在的平面的位置，并且完成第四金屬電鍍層的電鍍之后，所述外部引腳進(jìn)一步被彎折成型至與所述芯片粘貼區(qū)位于同一平面。
[0012]本發(fā)明還提供了一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，包括:
[0013]包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層，其中，所述第一金屬電鍍層、所述第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層；安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片；多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及電鍍在所述引腳所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層。
[0014]上述的功率半導(dǎo)體元器件，其中第四金屬電鍍層不包含貴重金屬電鍍層。
[0015]上述的功率半導(dǎo)體元器件，所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。上述的功率半導(dǎo)體元器件，所述第三金屬電鍍層為銅電鍍層。上述的功率半導(dǎo)體元器件，所述第四金屬電鍍層為錫電鍍層。
[0016]上述的功率半導(dǎo)體元器件，所述鋁合金引線框架中硅含量為0.2 %?0.6 %，鐵含量為0.3%?0.8%，銅含量為0.1%?0.3%，錳含量為0.1%?1%，鎂含量為0.5%?5%，鉻含量為0.1%?0.5%，鋅含量為0.1%?0.4%，鈦含量為0.05%?0.3%。
[0017]上述的功率半導(dǎo)體元器件，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um?15um。上述的功率半導(dǎo)體元器件，所述第四金屬電鍍層的厚度為5um?15um。
[0018]上述的功率半導(dǎo)體元器件，所述引線框架的總厚度為T，所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T?2Tmm。上述的功率半導(dǎo)體元器件，所述引線框架的總厚度為T，所述引線框架所包含的彎折角的彎折圓角半徑限制在0.5T?3Tmm。
[0019]上述的功率半導(dǎo)體元器件，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且電鍍在芯片粘貼區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。
[0020]上述的功率半導(dǎo)體元器件，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。
[0021]此外，本發(fā)明還提供一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，包括:
[0022]包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層；安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片；多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及電鍍在所述引腳所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層；其中，所述引線框架的總厚度為T，且所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T?2Tmm以及所述引線框架所包含的彎折角的彎折圓角半徑限制在0.5T?3Tmm0
[0023]本領(lǐng)域的技術(shù)人員閱讀以下較佳實(shí)施例的詳細(xì)說明，并參照附圖之后，本發(fā)明的這些和其他方面的優(yōu)勢無疑將顯而易見。
【附圖說明】
[0024]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0025]圖1A是引線框架的俯視結(jié)構(gòu)示意圖。
[0026]圖1B是引線框架沿虛線A-A的豎截面結(jié)構(gòu)示意圖。
[0027]圖2A是引線框架電鍍第一、第二金屬電鍍層之后的豎截面結(jié)