一種鍺層及半導體器件的制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體制造領域，尤其涉及一種鍺層及半導體器件的制作方法。
【背景技術】
[0002] 智能手機、平板電腦等智能網(wǎng)絡終端已經(jīng)逐漸成為人們隨身攜帶的必備的溝通 工具和處理事務的平臺，由此帶來的是各種微型傳感器開始進入這些智能網(wǎng)絡終端，為了 在最小空間內(nèi)實現(xiàn)集成更多的功能，基于MEMS(微機電系統(tǒng)，Micro-Electro-Mechanical System)技術的傳感器的微小型化已經(jīng)成為各大公司及相關科研人員關注的焦點之一。
[0003] 目前，集成電路（1C)已經(jīng)實現(xiàn)了晶圓級封裝，在借鑒集成電路的晶圓級封裝技術 的基礎上，針對MEMS器件的特性提出了MEMS器件的晶圓級封裝工藝的技術方案，具體地：
[0004] 通常參與封裝的有兩片晶圓，其中一片是MEMS傳感器（或MEMS集成電路）所在的 器件晶圓(^DeviceWafer)，稱為MEMS晶圓，另一片是專用集成電路（ApplicationSpecific IntegratedCircuit，ASIC)所在的封蓋晶圓（CapWafer)，稱為ASIC晶圓；
[0005] 在MEMS晶圓上，使用物理氣相沉積（PVD)方法生長一定厚度（例如6500A)的 鍺Ge層用于形成Ge圖形；
[0006] 在ASIC晶圓上，用鋁濺射工藝生長一層鋁A1金屬層，用于形成A1圖形，用于兩片 晶圓的金屬共熔鍵合，進一步還在A1圖形上鍍一層焊料；
[0007] 通過晶圓鍺鋁共熔鍵合（eutecticbond)工藝，將MEMS晶圓和ASIC晶圓鍵合在 一起，即使用真空鍵合設備，將MEMS晶圓上的Ge圖形與ASIC晶圓的A1圖形對正并接觸， 在大氣或真空環(huán)境下加熱使焊料熔化后停止加熱，待焊料5冷卻后，兩片晶圓就鍵合在一 起了；
[0008] 最后用割片機將鍵合后形成的一個個MEMS器件單元切割下來，進而形成一個個 的MEMS傳感器器件。
[0009] 上述方案中，在MEMS晶圓上濺射沉積Ge層后，MEMS晶圓的沉積表面會有成千上 萬顆的Ge小顆粒（particle)。用掃描電鏡觀察（SEMreview)后，發(fā)現(xiàn)絕大部分particle 都小于1y，呈現(xiàn)為濺射水滴狀。產(chǎn)生Ge小顆粒的原因如下：Ge在通常情況下為半導體物 質(zhì)，其電阻率是50000D.cm~150000D?_，比通常的金屬靶材電阻率高很多，比如A1的 電阻率為2.9yQ?cm，所以在采用直流派射（DCpowersupply)、一步生長的方式向MEMS 晶圓表面濺射沉積Ge層時，會造成電荷在靶材表面的不斷聚集，電荷聚焦到一定程度就會 在革G材和等離子體槍（plasma)之間產(chǎn)生電?。ˋrc)放電，Arc放電時的高電流可融化局部 的靶材區(qū)域，從而導致大量的水滴狀Ge顆粒濺射到MEMS晶圓表面，造成晶圓表面的沉積缺 陷（即存在大量的水滴狀Ge小顆粒）。這種沉積缺陷有一定的高度，成為MEMS晶圓表面的 懸空結構，有可能在MEMS晶圓和ASIC晶圓鍵合后保造成MEMS晶圓的頂端與ASIC晶圓直 接電接觸，導致失效，影響器件的性能。因此，需要一種新的鍺層沉積方法，以減少沉積表面 的濺射小顆粒。

【發(fā)明內(nèi)容】

[0010] 本發(fā)明的目的在于提供一種鍺層及半導體器件的制作方法，能夠減少鍺層沉積表 面上形成的濺射小顆粒。
[0011] 為解決上述問題，本發(fā)明提出一種鍺層的制作方法，包括：
[0012] 提供一襯底，并根據(jù)預制作的鍺層總厚度將鍺層的總沉積工藝分解成連續(xù)的多步 鍺薄層沉積工藝；
[0013] 按照每步鍺薄層沉積工藝的工藝參數(shù)，在所述襯底上依次物理氣相沉積各個鍺薄 膜層，并在某步鍺薄層沉積后，對沉積所用的靶材表面進行氣體吹拂，其中，沉積形成的所 有鍺薄膜層在所述襯底上的厚度之和為所述鍺層總厚度。
[0014] 進一步的，在所述襯底上依次沉積各個鍺薄膜層的過程中，再每步鍺薄層沉積工 藝后，對沉積所用的靶材表面進行氣體吹拂。
[0015] 進一步的，每步鍺薄層沉積工藝的工藝時間為30s~40s。
[0016] 進一步的，所述氣體吹拂的工藝時間大于20s。
[0017] 進一步的，所述氣體吹拂米用的氣體包括氦氣、氖氣、氬氣、氣氣、氣氣、氮氣和氫 氣和中的至少一種。
[0018] 進一步的，所述氣體吹拂的工作壓力大于20mTorr。
[0019] 本發(fā)明還提供一種半導體器件的制作方法，包括上述之一的鍺層的制作方法。
[0020] 進一步的，所述半導體器件的制作方法包括：
[0021] 提供需鍵合的兩片晶圓；
[0022] 采用上述之一的鍺層的制作方法，在一片晶圓的表面上物理氣相沉積形成一定厚 度的鍺層，刻蝕所述鍺層以形成帶有鍵合圖形的鍵合鍺層；
[0023] 采用鋁濺射工藝在另一片晶圓上形成鋁層，刻蝕所述鋁層以形成帶有鍵合圖形的 鍵合鋁層；
[0024] 采用晶圓鍺鋁共熔鍵合工藝，將所述鍵合鍺層與所述鍵合鋁層對正并鍵合在一 起，進而形成包含兩片晶圓的半導體器件。
[0025] 進一步的，用于形成所述鍺層的晶圓為MEMS晶圓，用于形成所述鋁層的晶圓為 ASIC晶圓。
[0026] 與現(xiàn)有技術相比，本發(fā)明提供的鍺層的制作方法，將傳統(tǒng)的鍺PVD-步生長分解 為時間較短的多步鍺PVD生長，即將傳統(tǒng)的一步鍺沉積工藝分解成多步小沉積，各步鍺沉 積的厚度之和為要求的鍺層總厚度，打斷了電荷在靶材表面的不斷聚集過程，從而減少了 靶材與等離子體槍之間的電弧放電現(xiàn)象，保護靶材不被局部融化，即減少了靶材融化后滴 落到沉積表面的濺射顆粒物數(shù)量；同時在每一步小的淀積步驟后，增加一步大氣流、高壓力 的氣體吹拂步驟，以將靶材表面累積的電荷吹走，從而最終在保持鍺層總沉積厚度的基礎 上，明顯降低了鍺層表面的顆粒物缺陷數(shù)量，達到生產(chǎn)對制程的需求。本發(fā)明的半導體器件 的制作方法，采用所述鍺層的制作方法形成所述的鍺層，大大改善了鍺層表面顆粒物缺陷， 提高了器件性能和器件集成合格率。
【附圖說明】
[0027] 圖1是本發(fā)明具體實施例的鍺層的制作方法流程圖；
[0028] 圖2A至圖2D是圖1所示的制作方法中的器件結構剖面示意圖；
[0029] 圖3A至圖3C是本發(fā)明技術具體實施例與傳統(tǒng)技術的效果比較圖；
[0030] 圖4是本發(fā)明具體實施例的半導體器件的制作方法流程圖；
[0031] 圖5A至圖?是是圖4所示的制作方法中的器件結構剖面示意圖。
【具體實施方式】
[0032] 為使本發(fā)明的目的、特征更明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】作 進一步的說明，然而，本發(fā)明可以用不同的形式實現(xiàn)，不應只是局限在所述的實施例。
[0033] 請參考圖1，本發(fā)明提出一種鍺層的制作方法，包括：
[0034] S11，提供一襯底，并根據(jù)預制作的鍺層總厚度將鍺層的總沉積工藝分解成連續(xù)的 多步鍺薄層沉積工藝；
[0035] S12,按照每步鍺薄層沉積工藝的工藝參數(shù)，在所述襯底上依次物理氣相沉積各個 鍺薄膜層，并在最后一步鍺薄層沉積后，對沉積所用的靶材表面進行氣體吹拂，其中，沉積 形成的所有鍺薄膜層在所述襯底上的厚度之和為所述鍺層總厚度。
[0036] 請參考圖1和圖2A至2D，在步驟S11中提供的襯底200可以是未處理過的硅襯 底，也可以是制作有器件的晶圓，例如MEMS晶圓。接著，根據(jù)預制作的鍺層總厚度將鍺層的 總沉積工藝分解成連續(xù)的多步鍺薄層沉積工藝，此次分解實質(zhì)上是將傳統(tǒng)的耗時較長的一 步沉積（例如170s)過程拆解成多步時間較短（30s~40s)的小沉積，所有小沉積的沉積 厚度加和就是最終需要的鍺層的沉積厚度，每步沉積工藝的工藝參數(shù)可以包括多個相同的 參數(shù)，也可以完全不同。如果每步沉積的工藝氣體流量、壓力、溫度等參數(shù)不變，則每步沉積 的時間越長，沉積的鍺薄膜層的厚度就越大，因此每步沉積工藝除沉積時間不同外，其余的 工藝參數(shù)均相同。每步沉積工藝的沉積時間在30s~40s。當然每步沉積工藝的工藝參數(shù) 也可以完全相同。
[0037] 請繼續(xù)參考圖1和圖2A至2D，步驟S12的具體過程包括：
[0038] a)，在物理氣相沉積設備中產(chǎn)生氣相鍺，本實施例采用的是濺射鍍膜，用等離子體 槍產(chǎn)生具有一定能量的離子來轟擊鍺靶材100,從靶材100上擊出鍺原子，形成氣相鍺；然 后在真空中將氣相鍺輸送到襯底200上，真空環(huán)境下氣相鍺的輸送主要是為了避免氣體碰 撞妨礙氣相鍺到達襯底200。
[0039] b)，按照分解出來的各步鍺薄層沉積的沉積時間，讓氣相鍺在襯底200上沉積凝 聚，形成相應的鍺薄膜層，例如第一步