半導(dǎo)體集成電路裝置以及使用該裝置的電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及一種半導(dǎo)體集成電路裝置(IC)，特別涉及一種內(nèi)置了具有容限功能的輸出緩沖電路的半導(dǎo)體集成電路裝置。而且，本發(fā)明還涉及應(yīng)用了這種半導(dǎo)體集成電路裝置的電子設(shè)備等。
【背景技術(shù)】
[0002]容限功能是指，即使與電源電壓相比較高的電壓從外部被施加于信號端子上，也不會有電流從信號端子朝向電源流通的功能。例如，在半導(dǎo)體集成電路裝置中，在向與輸入電路以及輸出緩沖電路連接的輸入輸出端子輸入具有與電源電壓相比較高的電壓的信號時，在信號被施加于P溝道MOS場效應(yīng)晶體管的漏極的輸出緩沖電路中，需要避免電流從漏極經(jīng)由背柵極而流向電源。
[0003]此外，在半導(dǎo)體集成電路裝置中，為了防止由ESD(Electro-Static Discharge:靜電放電)造成的內(nèi)部電路的破壞，一般情況下會在信號端子與電源端子之間，將保護用的二極管連接于與電壓的朝向相反的方向上。然而，在具有容限功能的輸出緩沖電路中，無法在被施加有與高電位側(cè)的電源電位相比較高的電位的信號端子與高電位側(cè)的電源端子之間連接保護用的二極管。
[0004]因此，在具有容限功能的現(xiàn)有的輸出緩沖電路中，在因靜電放電而有正電荷被施加于信號端子上的情況下，被連接于信號端子與低電位側(cè)的電源端子之間的保護用的二極管被擊穿而流有反向電流，從而正電荷向低電位側(cè)的電源端子被放出。因此，由于作為保護用的二極管而需要對由擊穿時的浪涌電流所產(chǎn)生的發(fā)熱耐受的較大的二極管，因此半導(dǎo)體基板的面積增加，導(dǎo)致半導(dǎo)體集成電路裝置的成本上升。
[0005]作為相關(guān)技術(shù)，在專利文獻I中公開了一種無需進行特殊調(diào)諧，減少工藝工序以及開發(fā)期間，并能夠縮小尺寸的具有靜電放電(ESD)保護電路的半導(dǎo)體裝置。該半導(dǎo)體裝置具有:輸入輸出襯墊101 ;電源電壓節(jié)點VDE，其被供給電源電壓；基準電位節(jié)點GND，其被供給基準電位；第一二極管131，其陽極與輸入輸出襯墊101連接，陰極與第一節(jié)點BP連接；電位控制電路103，其與輸入輸出襯墊101以及電源電壓節(jié)點VDE連接，當在輸入輸出襯墊101上輸入有與電源電壓相比較低的電壓時，以使第一節(jié)點BP成為電源電壓的方式進行控制；觸發(fā)電路109，當在輸入輸出襯墊101上輸入有靜電時輸出靜電導(dǎo)通信號；靜電放電浪涌通道電路108，其在靜電導(dǎo)通信號被輸出時，使靜電放電電流在第一節(jié)點BP以及基準電位節(jié)點GND之間流通。
[0006]在專利文獻I的半導(dǎo)體裝置中，輸出緩沖器110的P溝道MOS場效應(yīng)晶體管121的背柵極與ESD保護電路106的第一節(jié)點BP連接，而不是與電源電壓節(jié)點VDE連接。因此，即使與電源電壓相比較高的電壓被施加于輸入輸出襯墊101上，也不會有電流從輸出襯墊101向電源電壓節(jié)點VDE流通，從而電壓從輸入輸出襯墊101經(jīng)由第一二極管131或P溝道MOS場效應(yīng)晶體管112而被施加于晶體管121的背柵極上。然而，在半導(dǎo)體裝置中設(shè)置有多個輸入輸出襯墊的情況下，為了對與這些輸入輸出襯墊連接的P溝道MOS場效應(yīng)晶體管的背柵極的電位進行分離，每個輸入輸出襯墊均需要ESD保護電路。
[0007]此外，在專利文獻2中公開了一種半導(dǎo)體裝置，其目的在于，在不增大芯片面積或不使內(nèi)部電路的布局設(shè)計繁雜的條件下，提高電源端子與接地端子之間的靜電破壞耐受量。該半導(dǎo)體裝置具有:多個金屬端子，其被設(shè)置于半導(dǎo)體基板上；第一共用放電線，其與上述多個金屬端子中的至少一部分金屬端子中的各個金屬端子共同連接；第二共用放電線，其與相同的一部分金屬端子中的各個金屬端子共同連接；第一靜電保護元件，其以與上述多個金屬端子之中的至少一部分電源端子以及接地端子相對應(yīng)的方式被設(shè)置，且用于將該電源端子以及接地端子分別與上述第一共用放電線連接從而從靜電破壞中保護內(nèi)部電路；第二靜電保護元件，其以與至少一部分電源端子以及接地端子相對應(yīng)的方式被設(shè)置，且用于將該電源端子以及接地端子分別與上述第二共用放電線連接從而從靜電破壞中保護內(nèi)部電路。
[0008]而且，在專利文獻3中公開了在具有電源系統(tǒng)被分離的多個電路塊的半導(dǎo)體裝置中提高相對于靜電的耐受性的內(nèi)容。該半導(dǎo)體裝置具備:電源系統(tǒng)被分離的多個電路塊；第一組二極管，其具有與多個電路塊的接地電位線分別連接的陽極；第二組二極管，其具有與多個電路塊的接地電位線分別連接的陰極；共用放電線，其處于浮置狀態(tài)，并與第一組二極管的陰極以及第二組二極管的陽極連接。
[0009]雖然專利文獻2以及專利文獻3公開了一個或多個共用放電線，但并未提出在內(nèi)置了具有容限功能的輸出緩沖電路的半導(dǎo)體集成電路裝置中，對于信號端子的靜電放電保護對策。
[0010]專利文獻1:日本特許第5082841號公報(0014-0015段、圖1)
[0011]專利文獻2:日本特開平10-214940公報(0011-0012段、圖1)
[0012]專利文獻3:日本特開2010-80472號公報(0017 — 0018段、圖1)

【發(fā)明內(nèi)容】

[0013]在內(nèi)置了具有容限功能的輸出緩沖電路的半導(dǎo)體集成電路裝置中，由于無法在信號端子與高電位側(cè)的電源端子之間連接保護用的二極管，因此需要對信號端子實施特別的靜電放電保護措施。因此，鑒于上述要點，本發(fā)明的第一目的在于，在內(nèi)置了具有容限功能的輸出緩沖電路的半導(dǎo)體集成電路裝置中，通過使保護用的二極管中只流有正向電流，從而無需采用對由擊穿時的浪涌電流所產(chǎn)生的發(fā)熱耐受的較大的保護二極管，進而抑制半導(dǎo)體基板的面積增加與半導(dǎo)體集成電路裝置的成本上升。此外，本發(fā)明的第二目的在于，即使在設(shè)置有與多個信號端子分別連接的多個輸出緩沖電路的情況下，也不會引起多個輸出緩沖電路間的干涉，并通過簡單的電路結(jié)構(gòu)而從靜電放電中保護內(nèi)部電路。
[0014]為了解決以上的課題，本發(fā)明的一個觀點所涉及的半導(dǎo)體集成電路裝置具備:第一電源端子，其被供給高電位側(cè)的電源電位；第二電源端子，其被供給低電位側(cè)的電源電位；信號端子，其至少被用于輸出信號；輸出緩沖電路，其包括被連接于第一電源端子與信號端子之間的P溝道晶體管，以及被連接于信號端子與第二電源端子之間的N溝道晶體管；電位控制電路，其根據(jù)信號端子的電位而從第一電源端子或信號端子向P溝道晶體管的背柵極供給電位；第一保護二極管，其具有與信號端子連接的陽極；共用放電線，其與第一保護二極管的陰極連接；靜電放電保護電路，其被連接于共用放電線與第二電源端子之間；第二保護二極管，其具有與第二電源端子連接的陽極以及與信號端子連接的陰極。
[0015]根據(jù)本發(fā)明的一個觀點，由于因靜電放電而被施加于信號端子上的正的電荷經(jīng)由第一保護二極管、共用放電線以及靜電放電保護電路而向第二電源端子被放出，并且因靜電放電而被施加于信號端子上的負的電荷經(jīng)由第二保護二極管而向第二電源端子被放出，因此能夠使保護二極管中僅流有正向電流。因此，無需采用對由擊穿時的浪涌電流所產(chǎn)生的發(fā)熱耐受的較大的保護二極管，從而能夠抑制半導(dǎo)體基板的面積增加與半導(dǎo)體集成電路裝置的成本上升。
[0016]此外，由于輸出緩沖電路的P溝道晶體管的背柵極與共用放電線分離，因此即使在設(shè)置有與多個信號端子分別連接的多個輸出緩沖電路的情況下，也能夠不引起多個輸出緩沖電路間的干涉，并通過一個靜電放電保護電路從靜電放電中保護內(nèi)部電路。
[0017]該半導(dǎo)體集成電路裝置也可以采用如下方式，S卩，還具備二極管，所述二極管具有與第一電源端子連接的陽極以及與共用放電線連接的陰極，并根據(jù)高電位側(cè)的電源電位而向共用放電線施加電位。在該情況下，在通常工作時，由于共用放電線的電位被固定為與高電位側(cè)的電源電位相比低出二極管的正向電壓的電位，因此能夠防止電流從信號端子經(jīng)由第一保護二極管而流向共用放電線的情況。
[0018]此外，優(yōu)選為，與低電位側(cè)的電源電位相比較高的電位被施加于共用放電線時的靜電放電保護電路的觸發(fā)電壓，小于第二保護二極管的反向耐壓。在該情況下，在因靜電放電而有正電荷被施加于信號端子上時，能夠在不使第二保護