芯片封裝的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片封裝領(lǐng)域，特別涉及一種電池保護電路的新型芯片封裝。
【【背景技術(shù)】】
[0002]現(xiàn)有技術(shù)中電池保護控制芯片一般和功率MOSFET (Metal Oxide SemiconductorField Effect Transistor,簡稱MOSFET)由兩種不同工藝制成，電池保護芯片一般采用平面工藝，有利于集成多種器件，其中的MOSFET器件的源極和漏極引出端都處于硅晶圓的上邊(正面)，而功率MOSFET—般由垂直工藝制成，其源極和漏極引出端分別處于硅晶圓的上邊(正面)和下邊(反面)，溝道電流會上下貫穿整個晶圓。
[0003]為了節(jié)省成本，一些廠家已經(jīng)開始將兩種不同工藝制造的芯片封裝在同一個封裝里，這種技術(shù)被稱為SIP (System In Package)，這樣以前需對電池保護控制芯片和功率MOSFET分別封裝，SIP技術(shù)節(jié)省了一個封裝的成本，同時有利于小型化。一個封裝體占用的PCB(印刷電路板:Printed Circuit Board)的面積比兩個封裝體占用的面積更小。目前一般為DFN封裝或sot23-6封裝。這兩種封裝都是需要金線和銅線作為封裝連線的形成連接，其厚度較大且占用PCB面積較大。電池廠家希望在有限的電池體積中放置更多的電芯材料來增加電池容量，所以他們對電池保護電路占用PCB面積和厚度有極大的減小尺寸的訴求。一般Sot23-6封裝尺寸的長度為3.0毫米，寬度為2.8毫米，高度為1.2毫米。DFN封裝尺寸的長度為3.4毫米，寬度為2.5毫米，高度為0.7毫米。
[0004]因此，有必要提出一種新的芯片封裝，以進一步的減小封裝尺寸。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明的目的在于提供一種新型的芯片封裝，其可以具有較小的封裝尺寸。
[0006]為了解決上述問題，本發(fā)明提供一種芯片封裝，其包括:第一晶片，其晶片的正面具有第一壓焊區(qū)和第二壓焊區(qū)；第二晶片，其晶片的正面具有第三壓焊區(qū)、第四壓焊區(qū)和第五壓焊區(qū)；多個第一焊球；多個第二焊球，其外徑大于第一焊球的外徑。其中，第一晶片上的第一壓焊區(qū)通過第一焊球與第二晶片上的第五壓焊區(qū)電性相接，第一晶片上的第二壓焊區(qū)通過第一焊球與第二晶片上的第三壓焊區(qū)電性相接，第四壓焊區(qū)上電性連接有第二焊球。
[0007]進一步的，所述第二焊球的直徑大于等于第一焊球的直徑與所述第一晶片的厚度的和。
[0008]進一步的，在第四壓焊區(qū)處設(shè)置有襯墊結(jié)構(gòu)。
[0009]進一步的，第一晶片和第二晶片的厚度均為100至200微米。
[0010]進一步的，第二晶片的背面具有金屬層。
[0011]進一步的，第一晶片為電池保護控制晶片，其包括有第一控制輸出端C01、第二控制輸出端DOl、電源端VDD、接地端VSS和檢測端VM，其中第一晶片的第一壓焊區(qū)包括第一控制輸出端COl的壓焊區(qū)和第二控制輸出端DOl的壓焊區(qū)，第一晶片的第二壓焊區(qū)包括電源端VDD的壓焊區(qū)、接地端VSS的壓焊區(qū)和檢測端VM的壓焊區(qū)，第二晶片為開關(guān)晶片，其包括有第一控制輸入端C02、第二控制輸入端D02、第一連接端A和第二連接端B，第二晶片的第五壓焊區(qū)包括第一控制輸入端C02的壓焊區(qū)和第二控制輸入端D02的壓焊區(qū)，第一晶片的第一控制輸出端COl與第二晶片的第一控制輸入端C02通過第一焊球相連，第一晶片的第二控制輸出端DOl與第二晶片的第二控制輸入端D02通過第一焊球相連。
[0012]進一步的，第二晶片的第三壓焊區(qū)包括連接第一晶片的電源端VDD的壓焊區(qū)、連接第一晶片的接地端VSS的壓焊區(qū)以及連接第一晶片的檢測端VM的壓焊區(qū)，第二晶片的第四壓焊區(qū)包括正外接電源端P+的壓焊區(qū)、負外接電源端P-的壓焊區(qū)和外接接地端的壓焊區(qū)，與第一晶片的檢測端VM相連的第三壓焊區(qū)、第二晶片中的第二連接端B通過第二晶片上的通路與負外接電源端P-的壓焊區(qū)相連，與第一晶片的接地端VSS相連的第三壓焊區(qū)、第二晶片中的第一連接端A通過第二晶片上的通路與外接接地端的壓焊區(qū)相連，與第一晶片的電源端VDD相連的第三壓焊區(qū)通過第二晶片上的通路與正外接電源端P+的壓焊區(qū)相連。
[0013]進一步的，負外接電源端P-的壓焊區(qū)和外接接地端的壓焊區(qū)均為多個。
[0014]進一步的，開關(guān)晶片包括第一 NMOS晶體管和第二 NMOS晶體管，第一 NMOS晶體管的柵極為第一控制輸入端C02，第二 NMOS晶體管的柵極為第二控制輸入端D02，第一 NMOS晶體管的漏極與第二 NMOS晶體管的漏極相連，第二 NMOS晶體管的源極為第一連接端A，第一 NMOS晶體管的源極為第二連接端B。
[0015]進一步的，所述電池保護控制晶片包括過充電檢測電路、充電過流檢測電路、過放電檢測電路、放電過流檢測電路和控制電路，所述控制電路根據(jù)充電檢測電路、充電過流檢測電路、過放電檢測電路和放電過流檢測電路提供的檢測信號生成充電控制信號并通過第一控制輸出端輸出，生成放電控制信號并通過第二控制輸出端輸出。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明將第一晶片和第二晶片相向堆疊放置在一起，兩者之間通過小尺寸的第一焊球相連，第二晶片通過尺寸較大的第二焊球與外界相連，這樣減小第一晶片和第二晶片封裝在一起的尺寸。
【【附圖說明】】
[0017]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0018]圖1為本發(fā)明中的電池保護電路在一個實施例中的功能框圖電路示意圖；
[0019]圖2a為本發(fā)明中的芯片封裝在一個實施例中的側(cè)面結(jié)構(gòu)示意圖；
[0020]圖2b為本發(fā)明中的芯片封裝在一個實施例中的俯視結(jié)構(gòu)示意圖；
[0021]圖3為本發(fā)明中的開關(guān)晶片的結(jié)構(gòu)示意圖。
【【具體實施方式】】
[0022]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0023]此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0024]圖1為本發(fā)明中的電池保護電路在一個實施例中的功能框圖電路示意圖。參考圖1所示，所述電池保護電路包括電池保護控制芯片(或稱晶片)110和功率開關(guān)芯片(或稱晶片)120。所述電池保護電路與電池BAT電性連接并對所述電池BAT的充電和放電進行保護。
[0025]所述電池保護控制芯片110和功率開關(guān)芯片120可以采用封裝在一個封裝內(nèi)，下文將詳細描述他們?nèi)绾伪环庋b在一個封裝內(nèi)。
[0026]電池保護控制芯片110包括第一控制輸出端C01、第二控制輸出端D01、電源端VDD、接地端VSS和檢測端VM。功率開關(guān)芯片120包括有第一控制輸入端C02、第二控制輸入端D02、第一連接端A和第二連接端B。
[0027]其中，第一控制輸出端COl與第一控制輸入端C02相連，第二控制輸出端DOl與第二控制輸入端D02相連。電