圖案162。第二掩模圖案104’包括用于第一電力軌圖案114的嵌入物圖案138和用于第二電力軌圖案116的基底圖案160。
[0057]現(xiàn)在參照圖3A，根據(jù)一些實施方案說明了電力軌圖案114’。電力軌圖案114’分解成如圖3B中所示的第一掩模圖案102"和如圖3C中所示的第二掩模圖案104"。電力軌圖案114’分解成第一掩模圖案102〃上的基底圖案136和第二掩模圖案104〃上的嵌入物圖案138’。嵌入物圖案138’包括位于第二掩模圖案104〃上的多個嵌入物180A-G。嵌入物180A-B形成第一窄嵌入物圖案182，嵌入物180C-E形成寬嵌入物圖案184，且嵌入物180F-G形成第二窄嵌入物圖案186。應該了解，可以選擇其它數(shù)量和寬度的輸入圖案以改善曝光劑量平衡和符合縫合長度設計規(guī)則。
[0058]現(xiàn)在參照圖4，簡化方框圖說明了根據(jù)一些實施方案的裝置200。裝置200包括具有金屬層202的半導體器件201。在所提供的實例中，金屬層202是包括第一單元204A、第二單元204B、第三單元204C和第四單元204D的層。單元204A-D可以使用例如包括第一掩模圖案102和第二掩模圖案104的光刻掩模印刷在金屬層202上，這將在下文中參照圖11加以描述。單元204A-D具有第一邊緣210A-D、第二邊緣212A-D、第三邊緣214A-D和第四邊緣216A-D。第一單元204A和第二單元204B被布置成使得第一單元204A的第四邊緣216A與第二單元204B的第三邊緣214B對準。第三單元204C和第四單元204D被〃翻轉〃和〃鏡像化〃。換句話說，第三單元204C和第四單元204D的第一邊緣210C-D與第一單元204A和第二單元204B的第一邊緣210A-B共線。單元204A-D各自包括使用互連件圖案
128、129、130、132印刷的互連件217，這將在下文中參照圖11加以描述。
[0059]金屬層202還包括第一電力軌218、第二電力軌220和第三電力軌222。電力軌218、220、222包括已經(jīng)通過雙圖案微影術使用包括電力軌基底圖案(例如，圖1B的基底圖案136)的第一光掩模和包括電力軌嵌入物基底圖案(例如，圖1C的嵌入物圖案138或圖3C的嵌入物圖案138’)的第二光掩模形成的導電材料。在所提供的實例中，金屬層202是通過如下所述的圖11中所說明的方法而產(chǎn)生。
[0060]通過圖11中所說明的制造工藝步驟來產(chǎn)生金屬層202賦予了最終產(chǎn)品獨特的結構特點。例如，改進了金屬層202上的臨界尺寸的一致性。另外，當與僅在一個掩模上圖案化的電力軌相比時，使用第一電力軌114圖案印刷的電力軌可以具有由于多個蝕刻工藝而包含"階梯式"或多個水平或深度的溝槽的不同橫截面。例如，硬掩模層可以曝光于其中嵌入物圖案覆蓋基底軌道圖案的多個蝕刻工藝，這可以在嵌入物圖案的位置處產(chǎn)生階梯式溝槽。另外，當相鄰單元包含在不同掩模上圖案化的電力軌圖案時(例如，如下所述的圖8A-C、圖9A-B)，電力軌上可以存在由掩模錯位所引起的輕微位移，所述掩模錯位可以用掃描電子顯微鏡看到。
[0061]現(xiàn)在參照圖5A、5B和5C，根據(jù)一些實施方案說明了表示半導體器件的金屬層布局的整體掩模圖案500。整體掩模圖案500分解成如圖5B中所示的第一掩模圖案502以及如圖5C中所示的第二掩模圖案504。整體掩模圖案500包括單元510、內部部分512、第一電力軌圖案514和第二電力軌圖案516。單元510的邊界是由第一邊緣520、第二邊緣522、第三邊緣524和第四邊緣526限定。第一邊緣520與第二邊緣522平行并隔開。第三邊緣524與第四邊緣526平行并隔開。第一和第二邊緣520、522與第三和第四邊緣524、526垂直，以限定矩形單元510。
[0062]第一電力軌圖案514分解成第一掩模圖案502上的基底圖案536以及第二掩模圖案504上的嵌入物圖案538。沿著第一電力軌圖案514的橫向，單元510的第一邊緣520居中于基底圖案536和嵌入物圖案。基底圖案536的形狀一般是矩形，并且縱向邊界由單元510的第三邊緣524和第四邊緣526限制。嵌入物圖案538的形狀一般是矩形，并且縱向邊界由單元510的第三邊緣524和第四邊緣526限制。嵌入物圖案538沿第一電力軌圖案514的橫向的寬度小于基底圖案536沿該橫向的寬度。
[0063]第二電力軌圖案516分解成第一掩模圖案502上的基底圖案536以及第二掩模圖案504上的嵌入物圖案538。沿著第二電力軌圖案516的橫向，單元510的第二邊緣522居中于第二電力軌圖案516的圖案536、538。
[0064]現(xiàn)在參照圖6A和6B，根據(jù)一些實施方案說明了第一掩模圖案502’和第二掩模圖案504’。第一掩模圖案502’和第二掩模圖案504’類似于第一掩模圖案502和第二掩模圖案504，其中相同的數(shù)字是指相同的組件。例如，第一掩模圖案502’和第二掩模圖案504’是從整體掩模圖案500分解而來。然而，第一掩模圖案502’包括用于第一電力軌圖案514的基底圖案536和用于第二電力軌圖案516的嵌入物圖案538。因此，第二掩模圖案504’包括用于第一電力軌圖案514的嵌入物圖案538和用于第二電力軌圖案516的基底圖案536。
[0065]現(xiàn)在參照圖7A、7B和7C，簡化方框圖說明了根據(jù)一些實施方案的整體掩模圖案600。整體掩模圖案600分解成如圖7B中所示的第一掩模圖案601以及如圖7C中所示的第二掩模圖案602。整體掩模圖案600包括第一單元604A、第二單元604B、第三單元604C和第四單元604D。單元604A-D各自包括如上文參照單元110所述的內部部分112。
[0066]單元604A-D各自包括第一電力軌圖案610和第二電力軌圖案612。電力軌圖案610,612的形狀一般是矩形且被設置在單元604A-D中每個的端部。第一單元604A和第二單元604B的第一和第二電力軌圖案610、612在第一掩模圖案601上圖案化，且第三單元604C和第四單元604D的第一和第二電力軌圖案610、612在第二掩模圖案602上圖案化。
[0067]單元604A-D的電力軌圖案610、612重疊形成第一電力軌618、第二電力軌620和第三電力軌622。第一電力軌618包括第一單元604A的第一電力軌圖案610和第二單元604B的第一電力軌圖案610。第二電力軌620包括第一單元604A和第二單元604B的第二電力軌圖案612以及第三單元604C和第四單元604D的第一電力軌圖案610。第一掩模圖案601上的第二軌道圖案612與第二掩模圖案602上的第一軌道圖案610在縫合部分616處重疊?？p合部分616的大小可以被選擇來考慮微影工藝的印刷變化，以降低當在微影工藝中印刷整體掩模圖案600時第一軌道圖案610和第二軌道圖案612間具有間隙的風險。第三電力軌622包括第三單元604C和第四單元604D的第二軌道圖案612。
[0068]現(xiàn)在參照圖8A、8B和8C，簡化方框圖說明了根據(jù)一些實施方案的整體掩模圖案600’。整體掩模圖案600’類似于整體掩模圖案600，其中相同的數(shù)字是指相同的組件。整體掩模圖案600’分解成如圖SB中所示的第一掩模圖案601’以及如圖SC中所示的第二掩模圖案602’。
[0069]第一單元604A和第四單元604D的第一和第二電力軌圖案610、612在第一掩模圖案601’上圖案化，且第二單元604B和第三單元604C的第一和第二電力軌圖案610、612在第二掩模圖案602’上圖案化。第一和第二掩模圖案601’、602’的圖案610、612重疊，形成第一縫合圖案670和第二縫合圖案672。第一縫合圖案670和第二縫合圖案672是"L"形并被僅包括第二掩模圖案602’上的圖案610、612的間隙部分674分開。整體掩模圖案圖案600’可以例如在微影工藝的縫合規(guī)則不限制使用縫合圖案670、672時使用。
[0070]現(xiàn)在參照圖9A和9B，簡化方框圖說明了根據(jù)一些實施方案的整體掩模圖案600"。整體掩模圖案600"類似于整體掩模圖案600’，其中相同的數(shù)字是指相同的組件。整體掩模圖案600"分解成如圖9B中所示的第一掩模圖案601"和第二掩模圖案602’。第一掩模圖案601〃包括分別鄰接第一和第四單元604A、604D的第一和第二電力軌610、612的第一平鋪疊加物680和第二平鋪疊加物682。整體掩模圖案600〃可以例如在微影工藝的縫合規(guī)則不限制使用縫合圖案670、672且第一掩模圖案601〃上的附加圖案化可期望用來改善曝光劑量平衡時使用。
[0071]本文所描述的例示性多掩模解決方法使用至少兩個掩模在半導體器件結構上進行多重圖案化程序。就這點來說，圖10是說明掩模生成工藝700的一個例示性實施方案的流程圖，所述工藝700可以被執(zhí)行以形成用在半導體制造工藝中的一組掩模圖案。針對工藝700所進行的各個步驟可以通過軟件、硬件、固件或其任何組合來進行。在實踐中，工藝700的部分可以由被適當配置成執(zhí)行具有計算機可讀和/或處理器可執(zhí)行的指令的適當軟件程序的一個或多個計算設備、計算機系統(tǒng)或處理硬件來完成，所述指令在被執(zhí)行時引起主計算器件或處理器實施所述步驟。例如，工藝700可以