布線層58E的布線層58A、58B、58C和58D中，沿著導(dǎo)電圖案50，其中在平面圖中以延長導(dǎo)電帶的形式形成導(dǎo)電圖案50C和50D以使其被包括在去除區(qū)35中，該延長導(dǎo)電帶在圖32(A)的焊盤55下面沿劃片線31的延伸方向延伸。雖然在所示實(shí)例中，這些導(dǎo)電圖案50C和50D被繪制成通過焊盤55的下側(cè)，應(yīng)當(dāng)注意的是，這些導(dǎo)電圖案50C和50D各自具有電性連接至其它焊盤55 (未示出)的末端。
[0249]圖32C是沿圖32A和圖32B的線24C-24C的剖面圖。
[0250]參見圖32C，可以看出第一到第四布線層的導(dǎo)電圖案50以及第二到第五層的通路塞V5被設(shè)置在去除區(qū)35內(nèi)。因此，導(dǎo)電圖案50由具有小于去除區(qū)35的寬度且因此而小于焊盤55的寬度并沿去除區(qū)35連續(xù)地延伸的延長導(dǎo)電帶形成。此外，通路塞V5具有遠(yuǎn)小于導(dǎo)電圖案50的寬度的直徑。此外，在頂層布線層焊盤55的下側(cè)，可以看到導(dǎo)電圖案50C和50D形成在去除區(qū)35內(nèi)作為包括導(dǎo)電圖案50的一部分布線層58A到58D。這些導(dǎo)電圖案50C和50D由沿去除區(qū)35延伸的延長導(dǎo)電帶形成且必要時(shí)連接至導(dǎo)電圖案50。因此，根據(jù)本實(shí)施例，選擇導(dǎo)電圖案50C和50D的位置和寬度，使其在焊盤區(qū)的平面圖中不橫向伸出超過去除區(qū)35的寬度。
[0251]由于導(dǎo)電圖案50C和50D因此包括在去除區(qū)35內(nèi)而不是形成在外側(cè)，因此，即使當(dāng)進(jìn)行切割工藝時(shí)切割刀片34的位置發(fā)生波動(dòng)時(shí)，本實(shí)施例也能夠消除切割刀片34撞到這些位于外側(cè)的導(dǎo)電圖案的情況。
[0252]根據(jù)圖32A到圖32C的實(shí)施例，在切割之后，在半導(dǎo)體器件中也會(huì)遺留有一部分頂層布線層的焊盤55，然而應(yīng)當(dāng)注意的是，沒有任何導(dǎo)電圖案50和通路塞V5甚至導(dǎo)電圖案50C和50D仍遺留在布線層58A到58D (不包括頂層布線層)和通路層57A到57E中。這里，應(yīng)當(dāng)注意的是，去除區(qū)35可具有如上所述的15 μπι到50 μπι范圍內(nèi)的寬度，因此，導(dǎo)電圖案50以及導(dǎo)電圖案50C和50D被形成在劃片線31的中心線上具有15 μπι到50 μπι范圍內(nèi)的寬度的區(qū)域內(nèi)。
[0253]圖33Α是通過切割工藝獲得的本實(shí)施例的半導(dǎo)體器件的示意性平面圖。半導(dǎo)體器件包括從圖4所示的半導(dǎo)體晶片30中切割的半導(dǎo)體襯底30Α、層疊在半導(dǎo)體襯底30Α上方的多個(gè)通路層57A到57E(參見圖4)以及多個(gè)布線層58A到58E (參見圖4)。如圖1B所示，去除區(qū)35窄于劃片線31，因此，在芯片區(qū)32的外側(cè)遺留一部分劃片線31。這種遺留的劃片線31還包括一部分焊盤55。
[0254]圖33B是遺留的焊盤55的平面圖。在切割工藝之后，應(yīng)當(dāng)注意的是，形成與半導(dǎo)體襯底30A的邊緣重合的焊盤33的外緣部分33A。焊盤55形成在焊盤區(qū)33的整個(gè)區(qū)域上方。在本實(shí)施例中，應(yīng)當(dāng)注意的是通路塞V5不包括在遺留的焊盤55中。
[0255]圖33C是表示第二到第四布線層的布線層58B到58D(參見圖4)的橫剖面圖。
[0256]參見圖33C，應(yīng)當(dāng)注意的是，由于通路塞V5不包括在根據(jù)本實(shí)施例的焊盤區(qū)33的外緣的位于外緣部分33A和外緣部分33B之間的區(qū)域中，因此，在這種區(qū)域中不包括導(dǎo)電圖案。
[0257]在第十實(shí)施例中，也是由在布線層58A到58D(不包括布線層58E)中沿去除區(qū)35延伸的延長導(dǎo)電帶來形成導(dǎo)電圖案50，并且彼此分離地形成類似于延長導(dǎo)電帶的導(dǎo)電圖案50C和50D。這樣，例如，與圖6的比較例相比，金屬韌性對(duì)切割刀片34的影響是有限的，對(duì)切割刀片34的旋轉(zhuǎn)速度或饋送速度也影響不大。因此，根據(jù)本實(shí)施例，在切割時(shí)，能夠抑制在半導(dǎo)體晶片30中的裂紋的形成，且切割刀片34的壽命也得以延長。在下文中，如稍后將參照實(shí)際的實(shí)例所做的說明所示，沒有必要對(duì)所有布線層提供導(dǎo)電圖案50C和50D。在沒有對(duì)所有布線層提供導(dǎo)電圖案50C和50D的這種結(jié)構(gòu)中，導(dǎo)電圖案50C和50D在去除區(qū)35內(nèi)的形成密度得以降低，并且當(dāng)使用切割刀片34時(shí)能夠?qū)崿F(xiàn)穩(wěn)定的切割。
[0258]此外，根據(jù)第十實(shí)施例，在頂層布線層的焊盤55的正下方形成用于劃片監(jiān)控器的布線的導(dǎo)電圖案50C和50D，與第一實(shí)施例將這種導(dǎo)電圖案形成頂層布線層的焊盤55外側(cè)(從平面圖中觀看)的構(gòu)造相比，可以使劃片區(qū)的寬度變窄，并且這樣一來，還可以增加通過切割工藝從一個(gè)半導(dǎo)體晶片獲得的半導(dǎo)體芯片的數(shù)量。
[0259]這種導(dǎo)電圖案50C和50D可以被形成為從焊盤55下面經(jīng)過以電性連接至其它焊盤55，因此，其能夠利用位于劃片線31正下方且與劃片線重疊的區(qū)域(從平面圖中觀看)，從而有效地為各種監(jiān)控裝置布線。
[0260]接著，將參照?qǐng)D34A到圖34C對(duì)第十實(shí)施例的改型進(jìn)行說明。在附圖中，用相同的附圖標(biāo)記來指代之前描述過的那些部件并將省略對(duì)其進(jìn)行的說明。圖34A是表示本實(shí)施例的頂層布線層的焊盤55的平面圖，圖34B是設(shè)置在除了頂層布線層之外的其他布線層中的導(dǎo)電圖案50的橫剖面圖，而圖34C是沿圖34A和圖34B的虛線25C-25C的剖面圖。
[0261]根據(jù)第十實(shí)施例，也可以利用在焊盤區(qū)33的整個(gè)區(qū)域上方形成的固體或連續(xù)導(dǎo)電薄膜來形成布線層58A到58D (不包括頂層布線層58E)中的一個(gè)或兩個(gè)布線層的導(dǎo)電圖案50。與前述圖1OB的實(shí)例類似，在形成包括由固體連續(xù)導(dǎo)電薄膜形成的導(dǎo)電圖案50的布線層時(shí)，能夠測量監(jiān)控裝置40 (參見圖2A)的電特性。這里，應(yīng)當(dāng)注意的是，圖34C是沿圖34A和圖34B的線25C-25C的剖面圖。在圖34C的實(shí)例中，通過類似于圖1OB的實(shí)例的布線層50，在布線層58B中形成與頂層布線層的焊盤55相同的形狀和尺寸的焊盤。在這種情況下，導(dǎo)電圖案50C和50D未形成在布線層58B中，而這些導(dǎo)電圖案的功能是通過其它布線層的導(dǎo)電圖案來實(shí)現(xiàn)的。
[0262]圖35A是表示本實(shí)施例的在劃片線31中具有焊盤結(jié)構(gòu)的半導(dǎo)體晶片的實(shí)例的平面圖，圖35B是表示形成在這種劃片線31中的監(jiān)控裝置40的實(shí)例的平面圖，而圖36A和圖36B是分別沿圖35A的平面圖的線27A-27A和27B-27B的剖面圖。圖35A表示頂層布線層的焊盤55。在附圖中，用相同的附圖標(biāo)記來指代之前描述過的那些部件并將省略對(duì)其進(jìn)行的說明。
[0263]參見圖36A的剖面圖，例如，在本實(shí)施例中，類似于其它布線層58A到58D，布線層58E形成在圖32C的結(jié)構(gòu)中的通路層57E上，且類似于其它布線層57B到57E，下一個(gè)通路層57F形成在布線層58E上。此外，類似于其它布線層58A到58D，下一個(gè)布線層58F形成在通路層57F上，且類似于其它布線層57B到57E，下一個(gè)通路層57G形成在布線層58F上。此外，類似于圖32A的布線層58E，包括頂層布線層的焊盤55的布線層58G形成在通路層57G 上。
[0264]參見圖35A和圖35B以及圖36A和圖36B，劃片線31形成有沿著劃片線31連續(xù)不斷的頂層布線層的焊盤55 (已經(jīng)參照?qǐng)D32A到圖32C以及圖34A到圖34C中的任一圖加以描述)，并且從形成在半導(dǎo)體晶片30上的監(jiān)控裝置40延伸的導(dǎo)電圖案50C和50D在半導(dǎo)體晶片30上方沿劃片線31延伸以與焊盤55重疊(從平面圖中觀看)。導(dǎo)電圖案50C和50D經(jīng)由通路塞V5的疊層和導(dǎo)電圖案50電性連接至各焊盤55 (將在圖36A的剖面圖中說明)。
[0265]在圖35B的實(shí)例中，監(jiān)控裝置40包括在半導(dǎo)體晶片30中由裝置隔離區(qū)401限定的有源區(qū)40A和阱接觸40B，其中在有源區(qū)40A中形成具有柵極40G、源極區(qū)40S和漏極區(qū)40D的晶體管Tr。晶體管的源極區(qū)40S經(jīng)由通路塞42V連接至源極布線42，而漏極區(qū)40D經(jīng)由通路塞43V連接至漏極布線43。此外，柵極40G經(jīng)由通路塞41V連接至柵極布線41，而阱40B經(jīng)由通路塞44V連接至阱布線44。
[0266]源極布線42和漏極布線43作為導(dǎo)電圖案50C在半導(dǎo)體晶片30上方延伸，而柵極布線41和阱布線43作為導(dǎo)電圖案50D在半導(dǎo)體晶片30上方延伸。
[0267]由于這種結(jié)構(gòu)，從平面圖中觀看，不會(huì)發(fā)生如同將從圖35A的平面圖看到的那樣的用于布線的導(dǎo)電圖案50C或50D被形成在焊盤55的側(cè)面的情況，因此，能夠根據(jù)焊盤55的尺寸來減小劃片線31的寬度。
[0268]此外，根據(jù)這種結(jié)構(gòu)，如圖36A和圖36B的剖面圖所示，僅在一部分去除區(qū)35內(nèi)高密度地形成導(dǎo)電圖案50，其中導(dǎo)電圖案50和通路塞V5以層疊的方式形成，且從平面圖中觀看，它們彼此重疊。然而，從圖36B的剖面圖可以看出，在不包括導(dǎo)電圖案50的一部分去除區(qū)35中，導(dǎo)電圖案的密度很低。因此，在具有這種結(jié)構(gòu)的去除區(qū)35的切割中，可以有效地避免由于金屬圖案的韌性引起的切割刀片34的旋轉(zhuǎn)速度出現(xiàn)很大變化且作為切割結(jié)果獲得的半導(dǎo)體芯片產(chǎn)生裂紋的問題。
[0269]雖然已經(jīng)參照實(shí)施例對(duì)本發(fā)明進(jìn)行說明，但應(yīng)當(dāng)注意的是，本發(fā)明不限于這種特定的實(shí)施例。
[0270]例如，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，可以進(jìn)行各種改型、改進(jìn)和組合。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底具有芯片區(qū)、位于所述芯片區(qū)外緣的劃片區(qū)、以及在平面圖中位于所述劃片區(qū)中并且位于所述半導(dǎo)體襯底的邊緣附近的焊盤區(qū)； 下布線層，形成在所述半導(dǎo)體襯底上方，包括第一導(dǎo)電圖案和多個(gè)第二導(dǎo)電圖案，每個(gè)所述第二導(dǎo)電圖案布置在所述焊盤區(qū)內(nèi)，其中，所述第一導(dǎo)電圖案沿著所述焊盤區(qū)的外周布置，所述多個(gè)第二導(dǎo)電圖案布置在所述焊盤區(qū)的內(nèi)部區(qū)域中，并且所述第一導(dǎo)電圖案和所述多個(gè)第二導(dǎo)電圖案彼此電隔離； 絕緣膜，形成在所述下布線層上方；以及 上布線層，形成在所述絕緣膜上方，包括在平面圖中與所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案重疊的第三導(dǎo)電圖案，所述第三導(dǎo)電圖案電連接至所述第一導(dǎo)電圖案。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個(gè)第二導(dǎo)電圖案包括多個(gè)矩形圖3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個(gè)第二導(dǎo)電圖案從所述半導(dǎo)體襯底的所述邊緣向內(nèi)布置。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述焊盤區(qū)是通過第一外緣部分、第二外緣部分以及第三外緣部分限定的，所述第一外緣部分與所述半導(dǎo)體襯底的所述邊緣相對(duì)，所述第二外緣部分到達(dá)所述邊緣以及所述第一外緣部分，所述第三外緣部分到達(dá)所述邊緣以及所述第一外緣部分，所述第一導(dǎo)電圖案沿著所述第一外緣部分、所述第二外緣部分以及所述第三外緣部分布置。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案由銅形成，所述第三導(dǎo)電圖案由鋁形成。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括形成在所述下布線層和所述半導(dǎo)體襯底之間的第一中間布線層和第二中間布線層，其中，所述第一中間布線層包括在平面圖中布置在所述焊盤區(qū)內(nèi)的第四導(dǎo)電圖案，所述第二中間布線層包括多個(gè)第五導(dǎo)電圖案，每個(gè)所述第五導(dǎo)電圖案在平面圖中布置在所述焊盤區(qū)內(nèi)，所述第四導(dǎo)電圖案沿著所述焊盤區(qū)的所述外周布置，所述多個(gè)第五導(dǎo)電圖案布置在所述焊盤區(qū)的所述內(nèi)部區(qū)域中，并且所述第四導(dǎo)電圖案電連接至所述第一導(dǎo)電圖案和所述第三導(dǎo)電圖案。
【專利摘要】一種半導(dǎo)體器件，包括：半導(dǎo)體襯底，具有芯片區(qū)、位于芯片區(qū)外緣的劃片區(qū)、以及在平面圖中位于劃片區(qū)中并且位于半導(dǎo)體襯底的邊緣附近的焊盤區(qū)；下布線層，形成在半導(dǎo)體襯底上方，包括第一導(dǎo)電圖案和多個(gè)第二導(dǎo)電圖案，每個(gè)第二導(dǎo)電圖案布置在焊盤區(qū)內(nèi)，其中，第一導(dǎo)電圖案沿著焊盤區(qū)的外周布置，多個(gè)第二導(dǎo)電圖案布置在焊盤區(qū)的內(nèi)部區(qū)域中，并且第一導(dǎo)電圖案和多個(gè)第二導(dǎo)電圖案彼此電隔離；絕緣膜，形成在下布線層上方；以及上布線層，形成在絕緣膜上方，包括在平面圖中與第一導(dǎo)電圖案和第二導(dǎo)電圖案重疊的第三導(dǎo)電圖案，第三導(dǎo)電圖案電連接至第一導(dǎo)電圖案。本發(fā)明能夠在半導(dǎo)體襯底中抑制裂紋的形成。
【IPC分類】H01L27/04, H01L21/77, H01L23/52
【公開號(hào)】CN104934407
【申請(qǐng)?zhí)枴緾N201510262495
【發(fā)明人】吉澤和隆, 江間泰示, 森木拓也
【申請(qǐng)人】富士通半導(dǎo)體股份有限公司
【公開日】2015年9月23日
【申請(qǐng)日】2012年9月14日
【公告號(hào)】CN103000589A, CN103000589B, US9087891, US20130069206, US20150035125