半導(dǎo)體裝置的制造方法
【專利說(shuō)明】半導(dǎo)體裝置
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)享受以日本專利申請(qǐng)2014 — 53253號(hào)(申請(qǐng)日:2014年3月17日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施方式涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0004]禁帶寬度較大的4H型的碳化硅(SiC)代替硅(Si)作為半導(dǎo)體元件的材料受到關(guān)注。此外，4H型的碳化硅其絕緣耐壓比硅大。因此，如果使用4H型的碳化硅，則能夠形成高耐壓的元件。
[0005]但是，在使用硅作為半導(dǎo)體材料的情況下，pn結(jié)的內(nèi)建電位是IV左右，相對(duì)于此，在使用4H型的碳化硅作為半導(dǎo)體材料的情況下，pn結(jié)的內(nèi)建電位為3V左右。因此，在使用4H型的碳化硅的MOSFET中，內(nèi)置二極管的導(dǎo)通電壓為3V左右。由此，內(nèi)置二極管的導(dǎo)通損失變大。進(jìn)而，在使用4H型的碳化硅的pn 二極管中，有通過(guò)載流子的再結(jié)合釋放的能量將存在于SiC結(jié)晶內(nèi)的位錯(cuò)分解為部分位錯(cuò)而產(chǎn)生堆垛層錯(cuò)的性質(zhì)。因此，如果使用4H型的碳化硅作為半導(dǎo)體材料，則有元件特性劣化的情況。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種導(dǎo)通損失較少、元件特性不易劣化的半導(dǎo)體裝置。
[0007]技術(shù)方案的半導(dǎo)體裝置具備:第I電極；第2電極；第I導(dǎo)電型的第I半導(dǎo)體區(qū)域，設(shè)在上述第I電極與上述第2電極之間；第I導(dǎo)電型的第2半導(dǎo)體區(qū)域，設(shè)在上述第I半導(dǎo)體區(qū)域與上述第I電極之間，雜質(zhì)濃度比上述第I半導(dǎo)體區(qū)域高；第2導(dǎo)電型的第3半導(dǎo)體區(qū)域，設(shè)在上述第I半導(dǎo)體區(qū)域與上述第2電極之間；第2導(dǎo)電型的第5半導(dǎo)體區(qū)域，設(shè)在上述第I半導(dǎo)體區(qū)域與上述第2電極之間；第I導(dǎo)電型的第4半導(dǎo)體區(qū)域，設(shè)在上述第3半導(dǎo)體區(qū)域與上述第2電極之間、以及上述第5半導(dǎo)體區(qū)域與上述第2電極之間，雜質(zhì)濃度比上述第I半導(dǎo)體區(qū)域高；第3電極，經(jīng)由第I絕緣膜接觸在上述第I半導(dǎo)體區(qū)域、上述第3半導(dǎo)體區(qū)域及上述第4半導(dǎo)體區(qū)域上；以及第2絕緣膜，接觸在上述第I半導(dǎo)體區(qū)域、上述第5半導(dǎo)體區(qū)域及上述第4半導(dǎo)體區(qū)域上。
【附圖說(shuō)明】
[0008]圖1是表示有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0009]圖2是表示有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的示意平面圖。
[0010]圖3是表示有關(guān)參考例的半導(dǎo)體裝置的示意剖視圖。
[0011]圖4(a)及圖4(b)是表不有關(guān)參考例的電子電路的電路圖。
[0012]圖5(a)是表示有關(guān)參考例的半導(dǎo)體裝置的示意剖視圖，圖5(b)是有關(guān)參考例的半導(dǎo)體裝置的電流電壓曲線。
[0013]圖6是表示有關(guān)參考例的半導(dǎo)體裝置的示意剖視圖。
[0014]圖7(a)及圖7(b)是表示有關(guān)參考例的電子電路的時(shí)間與柵極一源極間電壓的關(guān)系的圖。
[0015]圖8(a)及圖8(b)是表示有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的能帶的圖。
[0016]圖9是有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的電流電壓曲線。
[0017]圖10是表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0018]圖11是表示有關(guān)第3實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
【具體實(shí)施方式】
[0019]以下，參照附圖對(duì)實(shí)施方式進(jìn)行說(shuō)明。在以下的說(shuō)明中，對(duì)于相同的部件賦予相同的標(biāo)號(hào)，關(guān)于說(shuō)明了一次的部件適當(dāng)省略其說(shuō)明。
[0020](第I實(shí)施方式)
[0021]圖1是表示有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0022]圖2是表示有關(guān)第I實(shí)施方式的半導(dǎo)體裝置的示意平面圖。
[0023]這里，在圖1中，表示沿著圖2的A — A’線的位置處的截面。在圖2中，表示對(duì)沿著圖1的B — B’線的位置處的切斷面進(jìn)行俯視的狀態(tài)。
[0024]如圖1所示，半導(dǎo)體裝置I具備上下電極構(gòu)造的MOSFET (Metal OxideSemiconductor Field Effect Transistor,金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。這里，MOSFET的柵極電極是在半導(dǎo)體裝置I的橫向上延伸的平面型柵極。此外，在半導(dǎo)體裝置I中內(nèi)置有二極管。半導(dǎo)體裝置I例如被作為功率電路的開(kāi)關(guān)元件使用。
[0025]半導(dǎo)體裝置I具備漏極電極10 (第I電極)和源極電極11 (第2電極)。在漏極電極10與源極電極11之間，設(shè)有η型的漂移區(qū)域20 (第I半導(dǎo)體區(qū)域)。
[0026]在漂移區(qū)域20與漏極電極10之間，設(shè)有η+型的漏極區(qū)域21 (第2半導(dǎo)體區(qū)域)。漏極區(qū)域21的雜質(zhì)濃度比漂移區(qū)域20的雜質(zhì)濃度高。
[0027]在漂移區(qū)域20與源極電極11之間，設(shè)有P型的基底區(qū)域30。在半導(dǎo)體裝置I中，基底區(qū)域30 — I (第3半導(dǎo)體區(qū)域)和基底區(qū)域30 — 2 (第5半導(dǎo)體區(qū)域)為相同的區(qū)域，形成為基底區(qū)域30。在基底區(qū)域30與源極電極11之間，設(shè)有η+型的源極區(qū)域40 (第4半導(dǎo)體區(qū)域)。源極區(qū)域40的雜質(zhì)濃度比漂移區(qū)域20的雜質(zhì)濃度高。在基底區(qū)域30與源極電極11之間，設(shè)有P+型的接觸區(qū)域35。接觸區(qū)域35的雜質(zhì)濃度比基底區(qū)域30的雜質(zhì)濃度高。
[0028]接觸區(qū)域35作為用來(lái)將基底區(qū)域30的電位固定的區(qū)域發(fā)揮功能。由于接觸區(qū)域35連接在源極電極11上，所以在源極電極11的電位為基準(zhǔn)電位的情況下，基底區(qū)域30也為基準(zhǔn)電位。
[0029]柵極電極50 (第3電極)經(jīng)由柵極絕緣膜51 (第I絕緣膜)接觸在漂移區(qū)域20、基底區(qū)域30 — I及源極區(qū)域40上。此外，絕緣膜52(第2絕緣膜)接觸在漂移區(qū)域20、基底區(qū)域30 - 2及源極區(qū)域40上?；讌^(qū)域30 - 2接觸在絕緣膜52上的部分30a的雜質(zhì)濃度比基底區(qū)域30接觸在漂移區(qū)域20上的部分30b的雜質(zhì)濃度低。通過(guò)控制柵極電極50的電位，能夠調(diào)制基底區(qū)域30 -1的表面電位。另一方面，基底區(qū)域30 - 2的表面電位不被調(diào)制。
[0030]在柵極電極50與源極電極11之間設(shè)有絕緣膜57。在絕緣膜52與源極電極11之間設(shè)有絕緣膜58。
[0031]在熱平衡狀態(tài)下，基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘比基底區(qū)域30接觸在漂移區(qū)域20上的部分30b與漂移區(qū)域20之間的能量勢(shì)壘低。例如，基底區(qū)域30 - 2的表面的雜質(zhì)濃度被設(shè)定得比漏極電極10側(cè)的基底區(qū)域30的雜質(zhì)濃度低。在絕緣膜52與基底區(qū)域30 — 2的界面附近(以下，稱作MOS界面附近)的基底區(qū)域30 - 2處，存在約I X 112CnTiV — 1左右的高密度的界面能級(jí)而帶電為正。另外，接觸在柵極絕緣膜51上的基底區(qū)域30 — I的結(jié)構(gòu)(雜質(zhì)濃度、界面能級(jí))也可以與接觸在絕緣膜52上的基底區(qū)域30 - 2的結(jié)構(gòu)相同(以下設(shè)為相同)。
[0032]此外，在熱平衡狀態(tài)中，基底區(qū)域30接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘、和基底區(qū)域30接觸在漂移區(qū)域20上的部分30b與漂移區(qū)域20之間的能量勢(shì)壘之差是0.4eV以上。
[0033]例如，在基底區(qū)域30接觸在漂移區(qū)域20上的部分30b與漂移區(qū)域20之間的能量勢(shì)壘假如是3eV的情況下，基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘是2.6eV以下。例如，基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘是leV。這里，在半導(dǎo)體裝置I中，將基底區(qū)域30 — 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘可以任意地調(diào)整。為了不使通過(guò)載流子的再結(jié)合釋放的能量將存在于SiC結(jié)晶內(nèi)的位錯(cuò)分解為部分位錯(cuò)而產(chǎn)生堆垛層錯(cuò)，需要抑制對(duì)載流子賦予的能量。由于Si — C結(jié)合的結(jié)合能量是2.SeV左右，所以只要將對(duì)載流子賦予的能量抑制在該值以下，就能夠避免位錯(cuò)的分解。因而，優(yōu)選的是使熱能的能量分布的擴(kuò)散為0.2eV左右，作為基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘而設(shè)定為2.6eV以下。
[0034]另一方面，存在于源極區(qū)域40的電子之中的、具有越過(guò)基底區(qū)域30 — 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘的能量的電子越過(guò)該勢(shì)壘而到達(dá)漂移區(qū)域20，成為晶體管處于關(guān)閉狀態(tài)時(shí)的泄漏電流成分。從該觀點(diǎn)看，優(yōu)選的是，基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘較大。源極區(qū)域40中的電子濃度典型地是IX 102°cm —3左右。如果將基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘部位的電子濃度抑制為lX1012cm — 3以下，以使得在元件溫度為250°C時(shí)泄漏電流變得足夠小，則基底區(qū)域30 - 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘需要為0.83eV以上。即，將基底區(qū)域30 — 2接觸在絕緣膜52上的部分30a與漂移區(qū)域20之間的能量勢(shì)壘設(shè)定為0.83eV以上且2.6eV以下。為了抑制反向?qū)〞r(shí)的能量消耗，該勢(shì)壘能量?jī)?yōu)選的是較小，考慮制造波動(dòng)，作為該勢(shì)壘能量的設(shè)定值的一例可以設(shè)為leV。
[0035]這樣，在半導(dǎo)體裝置I中，在區(qū)域Im中配置有具備源極、漏極、柵極的M0SFET。此夕卜，在區(qū)域Id中配置有具有P型的部分30a和漂移區(qū)域20的二極管。進(jìn)而，也由基底區(qū)