高性能層疊封裝體的制作方法
【專利說明】高性能層疊封裝體
[0001]相關(guān)申請的交叉引用
[0002]本申請是2012年12月10日提交的美國專利申請第13/709，723號的接續(xù)案，其公開內(nèi)容以引用的方式并入本文。
技術(shù)領(lǐng)域
[0003]本申請的主題涉及微電子封裝體和包含微電子封裝體的組件。
【背景技術(shù)】
[0004]半導(dǎo)體芯片通常設(shè)置為單獨的、預(yù)先封裝的單元。標(biāo)準(zhǔn)芯片具有扁平的、矩形的、具有大正面的本體，該大正面具有連接至芯片的內(nèi)部電路系統(tǒng)的接觸。每個單獨的芯片通常包含在具有連接至芯片的接觸的外部端子的封裝體中。而該端子，即封裝體的外部連接點，又配置為電連接至電路面板，諸如印刷電路面板。在許多常規(guī)設(shè)計中，芯片封裝體占用的電路面板的面積區(qū)域遠(yuǎn)大于芯片本身的面積區(qū)域。如在本公開中參照具有正面的扁平芯片所使用的，“芯片的面積區(qū)域”應(yīng)該理解為指正面的面積區(qū)域。
[0005]在“倒裝芯片”設(shè)計中，芯片的正面面對封裝體電介質(zhì)元件即封裝體基底的面，并且在芯片上的接觸通過焊料凸塊或者其他連接元件而直接地鍵合至在基底的面上的接觸。而該基底又可以通過覆在基底上的外部端子而鍵合至電路面板?！暗寡b芯片”設(shè)計提供了較緊湊的布置；每個封裝體占用的電路面板的面積區(qū)域等于或者略大于芯片的正面的面積區(qū)域，諸如在例如共同轉(zhuǎn)讓美國專利第5，148，265,5, 148，266和5，679，977的特定實施例中所公開的，其公開內(nèi)容以引用的方式并入本文。特定創(chuàng)新性安裝技術(shù)提供了接近或者等于常規(guī)倒裝芯片鍵合的緊湊性?？梢詫蝹€芯片容納在等于或者略大于芯片自身面積區(qū)域的電路面板面積區(qū)域中的封裝體，通常稱為“芯片級封裝體”。
[0006]在芯片的任何物理布置中，大小都是一個重要的考慮。隨著便攜式電子裝置的快速發(fā)展，對芯片的更加緊湊的物理布置的需求已經(jīng)變得更加強烈。僅僅舉例說明，通常稱為“智能手機”的裝置將蜂窩電話的功能與強大的數(shù)據(jù)處理器、存儲器(memory)和輔助裝置(諸如，全球定位系統(tǒng)接收器、電子照相機和局域網(wǎng)連接)連同高分辨率顯示器及相關(guān)圖像處理芯片，整合在一起。這種裝置可以將各種能力，諸如完整的互聯(lián)網(wǎng)連接、包括全分辨率視頻的娛樂、導(dǎo)航、電子銀行等，全部設(shè)置在口袋大小的裝置中。復(fù)雜的便攜式裝置要求將大量芯片封裝到小空間中。而且，這些芯片中的一些具有許多輸入輸出連接，通常稱為“ I/O”。這些I/O必須與其他芯片的I/O互連。形成互連的部件不應(yīng)該極大地增加組件的大小。相似的需要也出現(xiàn)在其他應(yīng)用中，例如，在需要增加性能并且減小大小的在數(shù)據(jù)服務(wù)器中，諸如用于互聯(lián)網(wǎng)搜索引擎的那些數(shù)據(jù)服務(wù)器。
[0007]包含存儲器存儲陣列的半導(dǎo)體芯片，尤其是動態(tài)隨機存取存儲器芯片(DRAM)和閃速存儲器芯片，通常封裝在單芯片或者多芯片封裝體和組件中。每個封裝體具有許多電連接，以便在其中的端子與芯片之間傳送信號、電力和接地。電連接可以包括不同類型的導(dǎo)體，諸如:相對于芯片的接觸承載表面在水平方向上延伸的水平導(dǎo)體，例如跡線、梁式引線等；相對于芯片的表面在豎直方向上延伸的豎直導(dǎo)體，諸如過孔；以及相對于芯片的表面在水平方向和豎直方向兩者上延伸的接線鍵合。
[0008]將在封裝體內(nèi)的信號傳輸至多芯片封裝體的芯片面臨特定挑戰(zhàn)，特別是為在封裝體中的兩個或者更多個芯片所共用的信號，諸如時鐘信號以及用于存儲器芯片的地址信號和選通信號。在這種多芯片封裝體中，在封裝體的端子與芯片之間的連接路徑的長度可以不同。不同的路徑長度可以使信號在端子和每個芯片之間的輸送需要更長或者更短的時間。信號從一點至另一點的輸送時間稱為“傳播延遲”，并且是導(dǎo)體長度、導(dǎo)體的結(jié)構(gòu)、以及與此離得很近的其他電介質(zhì)結(jié)構(gòu)或者導(dǎo)電結(jié)構(gòu)的函數(shù)。
[0009]兩個不同的信號到達(dá)特定位置處的時間差也可以稱為“時滯”。特定信號在兩個或者更多個位置處的到達(dá)時間的時滯取決于:傳播延遲、以及特定信號開始朝著該位置輸送的時間兩者。時滯可以或者可以不影響電路性能。當(dāng)在信號的同步組中的所有信號一起時滯時，時滯對性能的影響通常很小，在這種情況下，在需要時，針對操作所需要的所有信號一起到達(dá)。然而，當(dāng)操作所需的一組同步信號中的不同信號在不同時間到達(dá)時，情況并非如此。在這種情況下，時滯會影響性能，因為不可以執(zhí)行操作，除非所有需要的信號都已經(jīng)到達(dá)。此處描述的實施例可以包括在共同待決的美國臨時專利申請第61/506，889 (TESSERA3.8-664)號中公開的使時滯最小化的特征，該申請的公開內(nèi)容以引用的方式并入本文。
[0010]常規(guī)的微電子封裝體可以包含配置為主要提供存儲器存儲陣列功能的微電子元件，即，包含很大量的用于提供存儲器存儲陣列功能而非任何其他功能的有源器件的微電子元件。該微電子元件可以是或者可以包括DRAM芯片或者這種半導(dǎo)體芯片的堆疊電互連組件。通常，該封裝體的所有端子都放置在與安裝有該微電子元件的封裝體基底的一個或者多個外圍邊緣相鄰的列的組中。
[0011]鑒于前述，可以對多芯片微電子封裝體和組件做出特定改進(jìn)以便改進(jìn)電氣性能。本發(fā)明的這些屬性可以通過構(gòu)成如在后文中描述的微電子封裝體和組件來實現(xiàn)。

【發(fā)明內(nèi)容】

[0012]根據(jù)本發(fā)明的一個方面，微電子組件可以包括:第一封裝體，其包括微電子元件，該微電子元件包含處理器；以及第二封裝體，其電連接至第一封裝體。第一封裝體可以在其面處具有處理器封裝體端子。第二封裝體可以包括其中每個都具有存儲器存儲陣列功能的兩個或者更多個微電子元件，其中每個微電子元件具有元件面以及在相應(yīng)的元件面處的多個接觸。第二封裝體也可以包括其中每個都與元件面的相對的上封裝體面和下封裝體面平行，其中上封裝體面由覆在該兩個或者更多個微電子元件的元件面上面的介電層的表面限定。該兩個或者更多個微電子元件中的相應(yīng)微電子元件的邊緣的至少部分可以彼此間隔開，以便在邊緣之間限定中央?yún)^(qū)域，該中央?yún)^(qū)域不覆在第二封裝體的微電子元件的任何元件面上面。
[0013]第二封裝體也可以包括在上封裝體面處的上端子以及在下封裝體面處的下端子，該下端子配置為將組件與在其外部的部件電連接。上端子可以聯(lián)接至處理器封裝體端子，并且可以與接觸中的至少一些電連接。第二封裝體也可以包括如下的導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)與中央?yún)^(qū)域?qū)?zhǔn)并且延伸通過第二封裝體以將下端子與下列各項中的至少一項電連接:上端子或者接觸。
[0014]在一個實施例中，微電子組件也可以包括外圍導(dǎo)電互連結(jié)構(gòu)，該外圍導(dǎo)電互連結(jié)構(gòu)與外圍區(qū)域?qū)?zhǔn)，該外圍區(qū)域限定在第二封裝體的中央?yún)^(qū)域與外邊緣之間的并且不覆在第二封裝體的微電子元件的任何元件面上面。外圍導(dǎo)電互連結(jié)構(gòu)可以將下端子與下列各項中的至少一項連接:上端子或者接觸。在一個具體示例中，導(dǎo)電結(jié)構(gòu)的與中央?yún)^(qū)域?qū)?zhǔn)的至少部分可以配置為將電力或者接地中的至少一項傳送至上端子。在一個示例性實施例中，與中央?yún)^(qū)域?qū)?zhǔn)的導(dǎo)電結(jié)構(gòu)的至少部分可以配置為將電力或者接地中的至少一項傳送至第二封裝體的微電子元件的接觸。在一個示例中，外圍導(dǎo)電互連結(jié)構(gòu)中的至少一些可以配置為將數(shù)據(jù)信號傳送至上端子。
[0015]在特定實施例中，上端子和下端子中的每一個可以包括在中央?yún)^(qū)域處的中央端子以及在外圍區(qū)域處的外圍端子。上端子可以包括覆在第二封裝體的微電子元件中的至少一個的元件面上面的中間端子。在一個實施例中，上端子中的至少一些可以覆在第二封裝體的微電子元件中的至少一個的元件面上面。在一個特定示例中，上端子中的至少一些可以電連接至第二封裝體的微電子元件中的至少一個的接觸，并且連接至上端子中的至少一些的處理器封裝體端子可以電連接至第一封裝體的微電子元件的接觸。
[0016]在一個示例性實施例中，上端子中的至少一些可以配置為傳送下列各項中的至少一項:數(shù)據(jù)信號或者地址信息，其可供在第二封裝體內(nèi)的電路系統(tǒng)用于從第二封裝體的微電子元件中的至少一個的存儲器存儲陣列的所有可用的可尋址存儲單元(memorylocat1n)中確定可尋址存儲單元。在一個示例中，上端子和下端子中的至少一些可以在第二封裝體內(nèi)電連接至第二封裝體的微電子元件的接觸。在一個特定實施例中，第一封裝體的微電子元件可以電連接至第二封裝體的微電子元件中的第一個微電子元件，并且第二封裝體的微電子元件中的第一個微電子元件可以電連接至第二封裝體的微電子元件中的第二個微電子元件。
[0017]在一個實施例中，與中央?yún)^(qū)域?qū)?zhǔn)的導(dǎo)電結(jié)構(gòu)的第一部分可以在第二封裝體內(nèi)電連接至第二封裝體的微電子元件的接觸，并且與中央?yún)^(qū)域?qū)?zhǔn)的導(dǎo)電結(jié)構(gòu)的第二部分可以在第二封裝體內(nèi)與第二封裝體的微電子元件電絕緣。在一個特定示例中，與中央?yún)^(qū)域?qū)?zhǔn)的導(dǎo)電結(jié)構(gòu)的至少部分可以在第二封裝體內(nèi)與第二封裝體的微電子元件電絕緣。在一個示例性實施例中，外圍導(dǎo)電互連結(jié)構(gòu)中的至少一些可以在第二封裝體內(nèi)與第二封裝體的微電子元件電絕緣。
[0018]在一個特定示例中，導(dǎo)電結(jié)構(gòu)可以包括接線鍵合的鍵合過孔陣列，所述接線鍵合鍵合至在介電層的表面處的導(dǎo)電元件。在一個示例性實施例中，中央?yún)^(qū)域可以在第二封裝體的相對的第一與第二橫向邊緣之間的距離的中間三分之一內(nèi)延伸，該橫向邊緣與第二封裝體的上封裝體面遠(yuǎn)離地延伸。
[0019]在一個示例中，微電子組件也可以包括散熱器，該散熱器與第一封裝體的微電子元件熱連通。在一個特定示例中，散熱器可以至少部分地覆在第一封裝體的微電子元件的背面上面、并且遠(yuǎn)離第一封裝體的表面。在一個特定實施例中，第一封裝體可以包括電連接至第一封裝體的微電子元件的至少一個無源元件，該至少一個無源元件設(shè)置為與第一封裝體的微電子元件的外圍邊緣相鄰。在一個實施例中，該至少一個無源元件包括至少一個解親電容器。
[0020]在一個實施例中，第二封裝體的微電子元件整體可以包含很大量的用于提供存儲器存儲陣列功能而非任何其他功能的有源器件。在一個示例性實施例中，微電子元件的元件面中的每一個可以設(shè)置在與第二封裝體的上封裝體面平行的單個平面中。在一個特定示例中，第二封裝體包括基底，以及限定第二封裝體上封裝體面的介電層表面可以是基底的第一表面。
[0021]在一個示例性實施例中，介電層可以形成在微電子元件的表面上，并且第二封裝體可以包括跡線，該跡線形成在介電層上并且與上端子和下端子連接。在一個示例中，該微電子元件中的一個或者多個的接觸可以面向并且可以電連接至在基底的與其第一表面相對的第二