半導(dǎo)體結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，工藝節(jié)點(diǎn)逐漸減小，后柵(gate-last)工藝得到了廣泛應(yīng)用，以獲得理想的閾值電壓，改善器件性能。但是當(dāng)器件的特征尺寸進(jìn)一步下降時(shí)，即使采用后柵工藝，常規(guī)的MOS場(chǎng)效應(yīng)管的結(jié)構(gòu)也已經(jīng)無(wú)法滿(mǎn)足器件性能的需求，例如環(huán)繞柵結(jié)構(gòu)、鰭式結(jié)構(gòu)等多柵場(chǎng)效應(yīng)晶體管由于其溝道長(zhǎng)度較大能夠有效改善晶體管的短溝道效應(yīng)，從而得到廣泛的關(guān)注。
[0003]晶體管的閾值電壓可以通過(guò)對(duì)溝道區(qū)域注入摻雜離子來(lái)進(jìn)行調(diào)整，但是隨著晶體管尺寸的不斷縮小，摻雜離子的濃度越來(lái)越難控制，從而對(duì)晶體管的閾值電壓的控制也更加困難。
[0004]一種較為可靠的方法就是通過(guò)對(duì)溝道區(qū)域施加偏壓來(lái)實(shí)現(xiàn)對(duì)閾值電壓的控制。平面的MOS晶體管可以通過(guò)對(duì)襯底加偏壓來(lái)調(diào)整MOS晶體管的閾值電壓，從而控制MOS晶體管的開(kāi)啟或關(guān)閉。然而多柵場(chǎng)效應(yīng)晶體管很難在溝道區(qū)域施加偏壓，例如，環(huán)繞柵結(jié)構(gòu)的晶體管(請(qǐng)參考圖1)，柵極結(jié)構(gòu)20完全包圍中心的溝道區(qū)域10，所以很難對(duì)所述溝道區(qū)域10施加偏壓；對(duì)于鰭式場(chǎng)效應(yīng)晶體管(請(qǐng)參考圖2)，溝道區(qū)域位于鰭部40的表面，距離襯底30的距離較大，從而對(duì)襯底30施加偏壓對(duì)溝道區(qū)域的影響較小，無(wú)法通過(guò)對(duì)襯底30施加偏壓實(shí)現(xiàn)對(duì)鰭式場(chǎng)效應(yīng)晶體管的閾值電壓的控制。
[0005]如何形成可以對(duì)溝道區(qū)域施加偏壓的多柵場(chǎng)效應(yīng)晶體管是一個(gè)亟待解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，所述半導(dǎo)體結(jié)構(gòu)的形成方法可以形成可以采用對(duì)溝道區(qū)施加偏壓的多柵場(chǎng)效應(yīng)晶體管。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供基底；在所述基底表面形成凸起的柵極；在所述柵極的側(cè)壁表面形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成溝道層；在所述基底表面形成介質(zhì)層；在所述柵極兩側(cè)的介質(zhì)層內(nèi)形成第一通孔，所述第一通孔與溝道層之間具有部分介質(zhì)層；在所述第一通孔內(nèi)形成背柵極。
[0008]可選的，所述溝道層的厚度小于10nm。
[0009]可選的，所述溝道層的材料包括S1、SiGe, Ge, WSe2或InGaZnO中的一種或幾種。
[0010]可選的，所述柵極的形成方法包括:在所述基底表面形成柵極材料層；在所述柵極材料層表面形成圖形化掩膜層；以所述圖形化掩膜層為掩膜刻蝕所述柵極材料層，形成鰭部，所述鰭部作為柵極。
[0011]可選的，所述柵極材料層的材料包括S1、Ge、TaN, TiN, T1、Ta、Al、W或WN中的一種或幾種。
[0012]可選的，圖形化掩膜層的材料包括氮化硅、氧化硅或碳化硅中的一種或幾種。
[0013]可選的，所述介質(zhì)層的材料包括氧化硅、碳氧化硅或氮氧化硅中的一種或幾種。
[0014]可選的，所述第一通孔與溝道層之間的距離為2nm?10nm。
[0015]可選的，所述背柵極的材料包括S1、Ge、TaN, TiN, T1、Ta、Al、W或WN中的一種或幾種。、
[0016]可選的，還包括:在位于背柵極兩側(cè)的介質(zhì)層內(nèi)形成第二通孔，并且所述第二通孔的側(cè)壁暴露出溝道層的部分表面；在所述第二通孔內(nèi)形成與溝道層連接的源極和漏極。
[0017]可選的，所述源極和漏極的材料為摻雜有雜質(zhì)離子的硅、鍺、鍺硅或碳化硅。
[0018]為解決上述問(wèn)題，本發(fā)明的技術(shù)方案還提供一種采用上述方法形成的半導(dǎo)體結(jié)構(gòu)，包括:基底；位于基底表面的柵極；位于柵極側(cè)壁表面的柵介質(zhì)層；位于柵介質(zhì)層表面的溝道層；位于基底表面的介質(zhì)層；位于柵極兩側(cè)的介質(zhì)層內(nèi)的背柵極，所述背柵極與溝道層之間具有部分介質(zhì)層。
[0019]可選的，所述溝道層的厚度小于10nm。
[0020]可選的，所述溝道層的材料包括S1、SiGe, Ge, WSe2或InGaZnO中的一種或幾種。
[0021]可選的，所述柵極的材料包括S1、Ge、TaN, TiN, T1、Ta、Al、W或WN中的一種或幾種。
[0022]可選的，所述背柵極的材料包括S1、Ge、TaN, TiN, T1、Ta、Al、W或WN中的一種或幾種。
[0023]可選的，所述背柵極與溝道層之間的距離為2nm?10nm。
[0024]可選的，所述介質(zhì)層的材料包括氧化硅、碳氧化硅或氮氧化硅中的一種或幾種。
[0025]可選的，還包括:位于背柵極兩側(cè)的介質(zhì)層內(nèi)的源極和漏極，所述源極和漏極與溝道層連接。
[0026]可選的，所述源極和漏極的材料為摻雜有雜質(zhì)離子的硅、鍺、鍺硅或碳化硅。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明的技術(shù)方案中，在基底上形成柵極之后，在柵極側(cè)壁表面形成柵介質(zhì)層和位于柵介質(zhì)層表面的溝道層，然后在形成位于基底表面的介質(zhì)層，在所述介質(zhì)層內(nèi)形成第一通孔，所述第一通孔與溝道層之間具有部分介質(zhì)層；在所述第一通孔內(nèi)形成背柵極。所述溝道層位于柵極的兩側(cè)，可以提高形成的晶體管的溝道長(zhǎng)度，并且使所述溝道層位于柵極的外側(cè)。由于第一通孔與溝道層之間具有部分介質(zhì)層，所以，形成的背柵極與溝道層之間具有介質(zhì)層隔離，可以避免晶體管的溝道層與背柵極之間產(chǎn)生漏電流而影響晶體管的性能。并且，在背柵極上施加的電壓可以通過(guò)介質(zhì)層耦合到溝道層上，對(duì)溝道層施加偏壓，從而調(diào)整晶體管的閾值電壓。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案形成的晶體管既具有較高的溝道長(zhǎng)度，能夠?qū)崿F(xiàn)多柵器件改善短溝道效應(yīng)的效果，還可以通過(guò)對(duì)溝道施加偏壓而對(duì)晶體管的閾值電壓進(jìn)行調(diào)整，與現(xiàn)有技術(shù)通過(guò)離子摻雜控制晶體管的閾值電壓相比，本發(fā)明的技術(shù)方案對(duì)閾值電壓的調(diào)整更為準(zhǔn)確，使其更能滿(mǎn)足電路的需求。
[0030]進(jìn)一步的，所述溝道層的厚度小于10nm，所述溝道層的厚度較小，當(dāng)晶體管工作的過(guò)程中，溝道層轉(zhuǎn)變?yōu)楹谋M層時(shí)，所述耗盡層的厚度也較小，從而所述耗盡層內(nèi)能夠捕獲電荷的勢(shì)阱或缺陷較少，由此可以降低所述溝道層對(duì)電荷的捕獲能力，從而使得形成的晶體管具有較聞的亞閾值斜率，可以提聞晶體管的漏極電流。
[0031]進(jìn)一步的，所述第一通孔與溝道層之間的距離為2nm?10nm，使得在所述第一通孔內(nèi)形成的背柵極與溝道層之間的介質(zhì)層的厚度為2nm?10nm。所述介質(zhì)層的厚度足夠隔離所述背柵極與溝道層，避免溝道層與背柵極之間產(chǎn)生漏電流，影響晶體管的性能；同時(shí)，所述介質(zhì)層的厚度還可以能夠?qū)⒈硸艠O上的電壓有效的耦合至所述溝道層上，如果所述介質(zhì)層厚度過(guò)大，則所述背柵極與溝道層之間的距離過(guò)大，使得背柵極上的電壓對(duì)溝道層的影響較弱，不能對(duì)閾值電壓起到有效的調(diào)整作用。
【附圖說(shuō)明】
[0032]圖1至圖2是現(xiàn)有的晶體管的局部示意圖；
[0033]圖3至圖20是本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0034]如【背景技術(shù)】中所述，現(xiàn)有技術(shù)形成的多柵結(jié)構(gòu)的晶體管無(wú)法通過(guò)施加偏壓調(diào)整晶體管的閾值電壓。
[0035]本發(fā)明的實(shí)施例，在形成多柵結(jié)構(gòu)的晶體管的同時(shí)，在溝道層另一側(cè)形成背柵極，從而可以通過(guò)所述背柵極對(duì)溝道層施加偏壓，從而調(diào)整晶體管的閾值電壓。
[0036]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0037]請(qǐng)參考圖3，提供基底100，在所述基底100表面形成柵極材料層200。
[0038]所述基底100的材料包括娃、錯(cuò)、錯(cuò)化娃、神化嫁等半導(dǎo)體材料，所述半導(dǎo)體襯底100可以是體材料也可以是復(fù)合結(jié)構(gòu)如絕緣體上硅。所述基底100還可以是玻璃或形成在半導(dǎo)體襯底上的介質(zhì)層。本領(lǐng)域的技術(shù)人員可以根據(jù)基底100上形成的半導(dǎo)體器件選擇所述半導(dǎo)體襯底100的類(lèi)型，因此所述半導(dǎo)體襯底的類(lèi)型不應(yīng)限制本發(fā)明的保護(hù)范圍。
[0039]本實(shí)施例中，所述基底100的材料為介質(zhì)層。
[0040]所述柵極材料層200用于形成柵極。所述柵極材料層200的材料可以是半導(dǎo)體層材料也可以金屬材料。所述柵極材料層200的材料包括S1、Ge、TaN, TiN, T1、Ta、Al、W或WN中的一種或幾種。
[0041]可以采用化學(xué)氣相沉積工藝或?yàn)R射工藝形成所述柵極材料層200。
[0042]請(qǐng)參考圖4，在所述柵極材料層200上形成圖形化掩膜層300。
[0043]所述圖形化掩膜層300定義出后續(xù)形成的柵極的尺寸和位置。所述圖形化掩膜層300的材料包括氮化硅、氧化硅或碳化硅等掩膜材料中的一種或幾種。
[0044]形成所述圖形化掩膜層300的方法包括:在柵極材料層200上形成掩膜材料層之后，在所述掩膜材料層表面形成光刻膠層，對(duì)所述光刻膠層進(jìn)行曝光后對(duì)掩膜材料層進(jìn)行刻蝕，形成所述圖形化掩膜層300，然后去除所述光刻膠層。
[0045]請(qǐng)參考圖5，以所述圖形化掩膜層300為掩膜，刻蝕所述柵極材料層200 (請(qǐng)參考圖4)形成柵極201。
[0046]可以采用干法刻蝕工藝刻蝕所述柵極材料層200至基底100的表面，形成柵極201。本實(shí)施例中，所述柵極201為長(zhǎng)條形，所述柵極201的寬度可以為20nm?50nm。
[0047]請(qǐng)參考圖