半導體器件及其形成方法
【技術領域】
[0001 ] 本發(fā)明涉及半導體制造技術領域，尤其涉及一種集成非易失性存儲器與外圍電路的半導體器件及其形成方法。
【背景技術】
[0002]非易失性存儲器，由于其在不通電時仍能保存數據，因而作為一種存儲元件廣泛地用于只讀存儲器、快閃存儲器、光盤、磁盤等裝置中。
[0003]在制作非易失性存儲器時，除了用于制作存儲數據的存儲單元外，還需在臨近區(qū)域上制作用于控制存儲的外圍電路。
[0004]近年來，隨著小型化的發(fā)展，非易失性存儲器的關鍵尺寸越來越小，這造成非易失性存儲器需較大的讀寫電流，上述較大讀寫電流易干擾其它半導體器件且不利于降低能耗。
[0005]基于此，本發(fā)明提供一種新的集成非易失性存儲器與外圍電路的半導體器件及其形成方法，以降低非易失性存儲器的讀寫電流，同時降低外圍電路區(qū)的晶體管的讀寫電流。
【發(fā)明內容】
[0006]本發(fā)明實現(xiàn)的目的是降低非易失性存儲器的讀寫電流，同時降低外圍電路區(qū)的晶體管的讀寫電流。
[0007]為實現(xiàn)上述目的，本發(fā)明的一方面提供一種半導體器件的形成方法，包括:
[0008]提供半導體襯底，包括存儲單元區(qū)與外圍電路區(qū)，在所述半導體襯底自下而上依次形成第一絕緣層、第一多晶硅層以及第二絕緣層，刻蝕去除部分外圍電路區(qū)的第二絕緣層，其中，所述存儲單元區(qū)的第一絕緣層、第一多晶硅層以及第二絕緣層分別用于形成非易失性存儲器的隧穿絕緣層、浮置柵極以及柵間介電層，所述外圍電路區(qū)的第一絕緣層、第一多晶硅層分別用于形成該區(qū)晶體管的柵絕緣層、第一部分柵極；
[0009]在所述半導體襯底上形成第二多晶硅層，所述存儲單元區(qū)的第二多晶硅層用于形成非易失性存儲器的控制柵極，所述外圍電路區(qū)的第二多晶硅層部分與所述第一多晶硅層直接接觸，用于形成該區(qū)晶體管的第二部分柵極；
[0010]刻蝕所述存儲單元區(qū)與外圍電路區(qū)的第一絕緣層、第一多晶硅層、第二絕緣層以及第二多晶硅層，分別形成多個分立的柵極結構；其中，存儲單元區(qū)的柵極結構的密度大于外圍電路區(qū)的柵極結構的密度；
[0011]在所述分立的柵極結構之間的間隙內填入第一層間介質層，所述第一層間介質層填滿所述存儲單元區(qū)的柵極結構之間的間隙；
[0012]在所述第一層間介質層上形成研磨終止層，采用第二層間介質層填滿剩余的柵極結構之間的間隙，化學機械研磨第二層間介質層直至停止在研磨終止層；
[0013]去除研磨終止層、部分厚度的第一層間介質層以及部分厚度的第二層間介質層，使得存儲單元區(qū)與外圍電路區(qū)的柵極結構頂部及部分側壁暴露出來；
[0014]在暴露出來的柵極結構頂部及側壁形成金屬層，并進行硅化，形成包含金屬硅化物的柵極結構。
[0015]可選地，存儲單元區(qū)的柵極結構的關鍵尺寸小于外圍電路區(qū)的柵極結構的關鍵尺寸。
[0016]可選地，所述第二絕緣層為氧化層-氮化層-氧化層的三層結構。
[0017]可選地，去除研磨終止層、部分厚度的第一層間介質層以及部分厚度的第二層間介質層采用濕法去除。
[0018]可選地，去除研磨終止層、部分厚度的第一層間介質層以及部分厚度的第二層間介質層采用回蝕法。
[0019]可選地，去除研磨終止層、部分厚度的第一層間介質層以及部分厚度的第二層間介質層后，存儲單元區(qū)的控制柵極的1/3至3/4厚度的側壁暴露出來。
[0020]可選地，在暴露出來的柵極結構頂部及側壁形成金屬層是通過在半導體襯底上沉積金屬層實現(xiàn)的。
[0021]可選地，所述金屬層沉積米用原子層沉積法。
[0022]可選地，金屬層的材質是氮化鉭、氮化鈦、或鎳鉬的合金。
[0023]可選地，硅化后，所述存儲單元區(qū)的柵極結構全部為金屬硅化物，所述外圍電路區(qū)的柵極結構的外表面為金屬娃化物。
[0024]可選地，刻蝕去除部分外圍電路區(qū)的第二絕緣層時，保留該區(qū)預定形成晶體管柵極結構部分區(qū)域的第二絕緣層。
[0025]此外，本發(fā)明的另一方面提供一種半導體器件，包括:
[0026]具有存儲單元區(qū)與外圍電路區(qū)的半導體襯底；
[0027]形成在所述存儲單元區(qū)的非易失性存儲器與外圍電路區(qū)的晶體管，所述非易失性存儲器與所述晶體管分別具有多個高度相等的分立的柵極結構，所述柵極結構包含金屬硅化物。
[0028]可選地，存儲單元區(qū)的柵極結構的關鍵尺寸小于外圍電路區(qū)的柵極結構的關鍵尺寸；所述存儲單元區(qū)的柵極結構包括:隧穿絕緣層、浮置柵極、柵間介電層、以及控制柵極，自頂部1/3至3/4厚度的控制柵極為金屬硅化物；所述外圍電路區(qū)的柵極結構包括:柵絕緣層、以及第一部分柵極與第二部分柵極形成的柵極，自頂部1/3至3/4厚度的第二柵極外表面為金屬娃化物。
[0029]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:1)本發(fā)明通過在同一半導體襯底上同時制作位于存儲單元區(qū)的非易失性存儲器以及位于外圍電路區(qū)的晶體管，其中，存儲單元區(qū)的柵極結構的密度大于外圍電路區(qū)的柵極結構的密度，在制作過程中，暴露出存儲單元區(qū)與外圍電路區(qū)的柵極結構頂部及部分側壁，并通過暴露的頂部及側壁，形成包含金屬硅化物的柵極結構，從而同時降低位于存儲單元區(qū)的非易失性存儲器控制柵極的接觸電阻以及位于外圍電路區(qū)的晶體管柵極的接觸電阻，借此降低非易失性存儲器的讀寫電流，以及外圍電路區(qū)的晶體管的讀寫電流。
[0030]2)可選方案中，存儲單元區(qū)的柵極結構的關鍵尺寸小于外圍電路區(qū)的柵極結構的關鍵尺寸，因而在存儲單元區(qū)與外圍電路區(qū)的柵極結構頂部及部分側壁沉積均等厚度的金屬層，并進行硅化時，存儲單元區(qū)的控制柵極全部被硅化，外圍電路區(qū)的柵極結構表面部分被硅化。
【附圖說明】
[0031]圖1至圖7是本發(fā)明一個實施例的集成非易失性存儲器與外圍電路的半導體器件在制作過程中的結構示意圖；
[0032]圖8是圖1至圖7制作完成后的集成非易失性存儲器與外圍電路的半導體器件的結構示意圖。
【具體實施方式】
[0033]如【背景技術】中所述，隨著小型化的發(fā)展，非易失性存儲器的關鍵尺寸越來越小，這造成非易失性存儲器所需的讀寫電流越來越大，經過分析，上述問題產生的原因是:控制柵極接觸電阻越來越大?；谏鲜龇治?，本發(fā)明提出在同一半導體襯底上同時制作位于存儲單元區(qū)的非易失性存儲器以及位于外圍電路區(qū)的晶體管過程中，暴露出存儲單元區(qū)與外圍電路區(qū)的柵極結構頂部及部分側壁，并通過暴露的頂部及側壁，形成包含金屬硅化物的柵極結構，從而同時降低位于存儲單元區(qū)的非易失性存儲器控制柵極的接觸電阻以及位于外圍電路區(qū)的晶體管柵極的接觸電阻，借此降低非易失性存儲器的讀寫電流，以及外圍電路區(qū)的晶體管的讀寫電流。
[0034]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0035]圖1至圖7是本發(fā)明一個實施例的集成非易失性存儲器與外圍電路的半導體器件在制作過程中的結構示意圖。圖8是圖1至圖7制作完成后的半導體器件的示意圖。以下結合圖1至圖8，詳細介紹集成非易失性存儲器與外圍電路的半導體器件的一種形成方法及形成的半導體器件。
[0036]首先介紹形成方法。參照圖1所示，首先，提供半導體襯底10，該半導體襯底10包括存儲單元區(qū)I與外圍電路區(qū)II，在所述半導體襯底10自下而上依次形成第一絕緣層11、第一多晶硅層12以及第二絕緣層13，刻蝕去除部分外圍電路區(qū)II的第二絕緣層13。
[0037]存儲單元區(qū)I的第一絕緣層11、第一多晶硅層12以及第二絕緣層13分別用于形成非易失性存儲器的隧穿絕緣層、浮置柵極以及柵間介電層，所述外圍電路區(qū)II的第一絕緣層11、第一多晶硅層12分別用于形成該區(qū)晶體管的柵絕緣層、第一部分柵極。
[0038]上述半導體襯底10可以選用現(xiàn)有的半導體材料，例如硅、鍺、絕緣體上硅(SOI)等。第一絕緣層11、第一多晶硅層12以及第二絕緣層13的材質以及形成工藝分別可以選用現(xiàn)有的形成非易失性存儲器的隧穿絕緣層、浮置柵極以及柵間介電層的材質及形成工藝。其中，第一絕緣層11例如為氧化硅，第二絕緣層13例如為氧化層-氮化層-氧化層的三層結構。
[0039]亥Ij蝕去除外圍電路區(qū)II的第二絕緣層13的目的是暴露出預定形成晶體管柵極區(qū)域的第一多晶硅層12，使得該第一多晶硅層12與后續(xù)形成在其上的第二多晶硅層14 (參照圖3所示)一起構成該區(qū)晶體管的柵極。需要說明的是，本步驟在實施過程中，可以完全去除預定形成晶體管柵極結構區(qū)域的第一多晶硅層12，也可以保留預定形成晶體管柵極結構的區(qū)域中邊緣區(qū)域的第二絕緣層13 (如圖1所示)。
[0040]接著，參照圖2所示，在所述半導體襯底10上形成第二多晶硅層14，所述存儲單元區(qū)I的第二多晶硅層14用于形成非易失性存儲器的控制柵極，所述外圍電路區(qū)II的第二多晶硅層14部分與所述第一多晶硅層12直接接觸，用于形成該區(qū)晶體管的第二部分柵極。
[0041]第二多晶硅層14的材質以及形成工藝分別可以選用現(xiàn)有的形成非易失性存儲器的控制柵極的材質及形成工藝。
[0042]然后，參照圖3所示，刻蝕所述存儲單元區(qū)I與外圍電路區(qū)II的第一絕緣層11、第一多晶硅層12、第二絕緣層13以及第二多晶硅層14，分別形成多個分立的柵極結構；其中，存儲單元區(qū)I的柵極結構的密度大于外圍電路區(qū)II的柵極結構的密度。
[0043]本步驟形成分立柵極結構的工藝可以為光刻、刻蝕法。
[0044]需要說明的是，保留預定形成晶體管柵極結構