半導(dǎo)體器件的制作方法
【專(zhuān)利說(shuō)明】半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]將2014年3月26日提交的日本專(zhuān)利申請(qǐng)N0.2014-062937的公開(kāi)內(nèi)容(包括說(shuō)明書(shū)，附圖以及摘要)整體并入本文作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種半導(dǎo)體器件，例如涉及一種適用于具有存儲(chǔ)器元件的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0004]半導(dǎo)體器件例如有時(shí)配備有存儲(chǔ)器元件。例如，專(zhuān)利文獻(xiàn)I至3以及非專(zhuān)利文獻(xiàn)I描述了涉及作為存儲(chǔ)器元件的可變電阻元件(ReRAM(電阻隨機(jī)存取存儲(chǔ)器))的技術(shù)。
[0005]專(zhuān)利文獻(xiàn)I描述了一種由過(guò)渡金屬制成的接地側(cè)電極，由貴金屬或貴金屬氧化物制成的正側(cè)電極以及放置在接地側(cè)電極和正側(cè)電極之間的過(guò)渡金屬氧化物膜組成的可變電阻元件。專(zhuān)利文獻(xiàn)2描述了一種配備有可變電阻層的可變電阻元件，可變電阻層配備有包含具有由MOx表示的組成的第一氧缺陷型過(guò)渡金屬氧化物的第一區(qū)以及包含具有由MOy(x<y)表示的組成的第二氧缺陷型過(guò)渡金屬氧化物的第二區(qū)。
[0006]專(zhuān)利文獻(xiàn)3描述了一種用于配備有設(shè)置在第一布線層表面上的可變電阻層，設(shè)置在第一布線層上的層間絕緣膜以及設(shè)置在層間絕緣膜中并耦合至可變電阻層的插塞金屬的非易失性存儲(chǔ)器的可變電阻器。非專(zhuān)利文獻(xiàn)I示出涉及采用ReRAM的研宄結(jié)果。
[0007][專(zhuān)利文獻(xiàn)]
[0008][專(zhuān)利文獻(xiàn)1]W02008/075471
[0009][專(zhuān)利文獻(xiàn)2]冊(cè)2010/0211:34
[0010][專(zhuān)利文獻(xiàn)3]日本專(zhuān)利公布N0.2009-117668
[0011][非專(zhuān)利文獻(xiàn)]
[0012][非專(zhuān)利文獻(xiàn)I]
[0013]Tech.Dig.1EEE IEDM2010, pp.440-443

【發(fā)明內(nèi)容】

[0014]構(gòu)造半導(dǎo)體器件的層間布線結(jié)構(gòu)有時(shí)配備有通過(guò)依次層疊下電極、由金屬氧化物制成的中間層以及上電極而獲得的MIM(金屬絕緣體金屬)結(jié)構(gòu)。在這種半導(dǎo)體器件中，構(gòu)造MIM結(jié)構(gòu)的絕緣層的厚度可通過(guò)位于MIM結(jié)構(gòu)下的布線層的插塞或布線導(dǎo)致的不規(guī)則而變得不均勻。在這種情況下，由此獲得的半導(dǎo)體器件可具有特性變化。本文說(shuō)明和附圖將使另一問(wèn)題和新穎的特征顯而易見(jiàn)。
[0015]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件具有下電極、上電極以及設(shè)置在下電極和上電極之間并具有鄰接下電極和上電極的層疊區(qū)的中間層。層疊區(qū)的至少一部分不與位于下電極下的插塞重疊且插塞的至少一部分不與層疊區(qū)重疊。
[0016]根據(jù)該實(shí)施例，可提供具有較小特性變化的半導(dǎo)體器件。
【附圖說(shuō)明】
[0017]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的截面圖；
[0018]圖2是示出圖1中所示的半導(dǎo)體器件的平面圖；
[0019]圖3是示出根據(jù)本實(shí)施例的半導(dǎo)體器件的平面示意圖；
[0020]圖4是示出圖1中所示的半導(dǎo)體器件的變型例的截面圖；
[0021]圖5是示出圖4中所示的半導(dǎo)體器件的平面圖；
[0022]圖6是示出圖1中所示的半導(dǎo)體器件的另一變型例的截面圖；
[0023]圖7A和7B示出制造圖1中所示的半導(dǎo)體器件的方法的截面圖；
[0024]圖8A和8B示出制造圖1中所示的半導(dǎo)體器件的方法的另一截面圖；
[0025]圖9A和9B示出制造圖1中所示的半導(dǎo)體器件的方法的又一截面圖；
[0026]圖10是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的截面圖；
[0027]圖11是示出圖10中所示的半導(dǎo)體器件的變型例的截面圖；
[0028]圖12是示出圖10中所示的半導(dǎo)體器件的另一變型例的截面圖；
[0029]圖13是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的截面圖；
[0030]圖14A和14B示出制造圖13中所示的半導(dǎo)體器件的方法的截面圖；
[0031]圖15A和15B示出制造圖13中所示的半導(dǎo)體器件的方法的另一截面圖；
[0032]圖16A和16B示出制造圖13中所示的半導(dǎo)體器件的方法的又一截面圖；
[0033]圖17是示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的截面圖；以及
[0034]圖18是示出圖17中所示的半導(dǎo)體器件的變型例的截面圖。
【具體實(shí)施方式】
[0035]以下將參考【附圖說(shuō)明】實(shí)施例。在所有附圖中，相同組件將由相同參考數(shù)字加以標(biāo)識(shí)且將根據(jù)需要省略它們的說(shuō)明。
[0036](第一實(shí)施例)
[0037]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件SEl的截面圖。圖2是示出圖1中所示的半導(dǎo)體器件SEl的平面圖。圖2示出下電極LE1、層疊區(qū)LR1、插塞PRl以及柵電極GEl之中的位置關(guān)系。
[0038]根據(jù)本實(shí)施例的半導(dǎo)體器件SEl配備有插塞PRl、下電極LEl、中間層MLl以及上電極UEI。插塞PRl形成在層間絕緣膜IIl中。下電極LEl設(shè)置在插塞PRl上并耦合至插塞PR1。中間層MLl設(shè)置在下電極LEl上并由金屬氧化物組成。上電極UEl設(shè)置在中間層MLl上。中間層MLl具有鄰接下電極LEl以及上電極UEl的層疊區(qū)LRl。層疊區(qū)LRl的至少一部分不與插塞PRl重疊。插塞PRl的至少一部分不與層疊區(qū)LRl重疊。
[0039]如上所述，當(dāng)構(gòu)成存儲(chǔ)器元件的MIM結(jié)構(gòu)具有其下的插塞時(shí)，中間層的厚度會(huì)由于通過(guò)插塞形成的不規(guī)則而變得不均勻。特別地，由W組成的插塞在其中心會(huì)具有W未嵌入?yún)^(qū)(接縫)且可歸因于這種接縫的不規(guī)則會(huì)影響MIM結(jié)構(gòu)的中間層。在根據(jù)本實(shí)施例的半導(dǎo)體器件SEl中，層疊區(qū)LRl的至少一部分不與位于下電極LEl下的插塞PRl重疊，且同時(shí)，插塞PRl的至少一部分不與層疊區(qū)LRl重疊。簡(jiǎn)言之，作為構(gòu)成存儲(chǔ)器元件的區(qū)域的中間層MLl的層疊區(qū)LRl形成為從與插塞PRl重疊的位置偏移其平面位置。與整個(gè)層疊區(qū)LRl與插塞PRl重疊或整個(gè)插塞PRl與層疊區(qū)LRl重疊的情況相比，這使得能降低由于層疊區(qū)LRl上的插塞PRl的不規(guī)則的影響。因此這能致使層疊區(qū)LRl中的中間層MLl的厚度的均勻性的提高。因此，根據(jù)本實(shí)施例，可提供具有較小特性變化的半導(dǎo)體器件SE1。
[0040]以下將詳細(xì)說(shuō)明根據(jù)本實(shí)施例的半導(dǎo)體器件SEl的構(gòu)造以及制造半導(dǎo)體器件SEl的方法。
[0041]首先將說(shuō)明半導(dǎo)體器件SEl的構(gòu)造。半導(dǎo)體器件SEl配備有具有通過(guò)依次層疊下電極LE1、中間層MLl以及上電極UEl而獲得的MIM結(jié)構(gòu)的存儲(chǔ)器元件ME1。在本實(shí)施例中，如圖1中所示，MIM結(jié)構(gòu)由中間層MLl的層疊區(qū)LRl、鄰接層疊區(qū)LRl的下電極LEl的一部分以及鄰接層疊區(qū)LRl的上電極UEl的一部分組成。層疊區(qū)LRl是具有鄰接下電極LEl的下表面以及鄰接上電極UEl的上表面的中間層MLl的區(qū)域。根據(jù)本實(shí)施例的半導(dǎo)體器件SEl例如由襯底SUB以及形成在襯底SUB上的層間布線結(jié)構(gòu)組成。在這種情況下，存儲(chǔ)器元件MEl例如可形成在多層布線結(jié)構(gòu)的任一布線層中。
[0042]半導(dǎo)體器件SEl例如可配備有作為具有MM結(jié)構(gòu)的存儲(chǔ)器元件MEl的電阻可變?cè)?。在這種情況下，中間層MLl起電阻可變層的作用。通過(guò)在上電極UEl和下電極LEl之間施加電壓并由此改變中間層MLl的電阻而啟動(dòng)或關(guān)閉電阻可變?cè)?。電阻可變?cè)梢允菃螛O型或雙極型。在本實(shí)施例中，例如可通過(guò)適當(dāng)選擇構(gòu)成下電極LE1、中間層MLl以及上電極UEl的各材料來(lái)選擇單極型或雙極型。
[0043]在作為電阻可變?cè)拇鎯?chǔ)器元件MEl中，被稱(chēng)為“成形”的導(dǎo)電路徑成形工藝在制造器件之后首先執(zhí)行。在這種工藝中，電壓施加在下電極LEl和上電極UEl之間以在中間層MLl內(nèi)形成被稱(chēng)為“細(xì)絲”的導(dǎo)電路徑。通過(guò)在下電極LEl和上電極UEl之間施加電壓以致使細(xì)絲的導(dǎo)通或斷裂并由此改變中間層MLl的電阻而執(zhí)行存儲(chǔ)器元件MEl的寫(xiě)入操作。
[0044]在本實(shí)施例中，具有MM結(jié)構(gòu)的存儲(chǔ)器元件MEl不限于電阻可變?cè)?，而是例如可以是諸如DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的另一元件。具有MIM結(jié)構(gòu)的存儲(chǔ)器元件MEl的適當(dāng)種類(lèi)可通過(guò)適當(dāng)選擇構(gòu)成MIM結(jié)構(gòu)的下電極LE1、上電極UEl以及中間層MLl的材料或結(jié)構(gòu)而根據(jù)需要進(jìn)行選擇。
[0045]在圖1中所示的示例中，存儲(chǔ)器元件MEl例如親合至晶體管TRl。因此，形成由存儲(chǔ)器元件MEl和晶體管TRl組成的單元。在半導(dǎo)體器件SEl中，例如可以以陣列排列多個(gè)單元。對(duì)于晶體管TR1，例如，可采用通過(guò)典型硅工藝制造的FET (場(chǎng)效應(yīng)晶體管)。
[0046]晶體管TRl例如設(shè)置在襯底SUB上。襯底SUB例如是硅襯底或化合物半導(dǎo)體襯底。如圖1中所示，例如多個(gè)晶體管TRl可設(shè)置在襯底SUB上。襯底SUB可設(shè)置有例如用于將晶體管TRl與另一元件的隔離的元件隔離區(qū)EI1。
[0047]圖1中所示的晶體管TRl例如配備有設(shè)置在襯底SUB上的柵絕緣膜GI1、設(shè)置在柵絕緣膜GIl上的柵電極GE1、設(shè)置在柵電極GEl的側(cè)壁上的側(cè)壁SWl、以及設(shè)置在襯底SUB中的源漏區(qū)SDI。柵絕緣膜GII例如由氧化硅膜制成。柵電極GE I例如由多晶硅膜制成。柵絕緣膜GIl以及柵電極GEl的材料不限于上述材料，而可以是根據(jù)應(yīng)用而選擇的各種材料。
[0048]襯底SUB上例如具有層間絕緣膜IIl以便覆蓋晶體管TR1。層間絕緣膜IIl中具有插塞PRl。插塞PRl例如耦合至晶體管TRl的源漏區(qū)SDl并構(gòu)成源漏接觸插塞。插塞PRl例如由W制成。
[0049]層間絕緣膜IIl在其上具有下電極LE1。下電極LEl設(shè)置在層間絕緣膜IIl上以及插塞PRl上以便與插塞PRl的上端接觸。在圖1中所示的示例中，下電極LEl通過(guò)插塞PRl電耦合至晶體管TRl的源漏區(qū)SD1。