一種金屬柵結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種金屬柵結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002]在摩爾定律的預(yù)示下，晶體管的尺寸每18個(gè)月便縮小到原來(lái)的一半。隨著CMOS電路線(xiàn)寬的不斷縮小，柵氧厚度也在不斷縮小。以Intel為例，90nm工藝的柵氧厚度達(dá)到了 L2nm，到了 65nm工藝時(shí)，晶體管中的Si02絕緣層已到達(dá)1A左右的物理極限。對(duì)于純Si02層，2nm以下就不再是理想的絕緣體，會(huì)出現(xiàn)明顯的隧穿漏電，而且隨厚度減小呈指數(shù)級(jí)上升，Inm以下的漏電就會(huì)大到無(wú)法接受的程度。所以Intel在45nm啟用了高介電常數(shù)金屬柵極(HKMG，High-K/Metal Gate)技術(shù)，其它企業(yè)則在32nm或28nm階段啟用HKMG技術(shù)。
[0003]HKMG技術(shù)是指高介電常數(shù)(高k，high_k)柵電介質(zhì)+金屬柵(metal gate)電極疊層技術(shù)。其中:
[0004]I)高介電常數(shù)技術(shù)指的是高介電常數(shù)柵介電層技術(shù)，即使用高介電常數(shù)的物質(zhì)替代Si02作為柵介電層。Intel采用的Hf02介電常數(shù)為25，相比Si02高了 6倍左右，所以同樣電壓同樣電場(chǎng)強(qiáng)度，介電層厚度可以大6倍，這樣就大大減小了柵極漏電。
[0005]2)金屬柵技術(shù)指的是金屬柵極技術(shù)。因高介電常數(shù)柵介質(zhì)材料的功函數(shù)與傳統(tǒng)的多晶硅柵材料不匹配，如果繼續(xù)使用多晶硅柵極，柵極耗盡問(wèn)題會(huì)更麻煩，所以必須更換新的柵極材料，而用金屬電極取代多晶硅是一個(gè)不錯(cuò)的解決方案。
[0006]高k介質(zhì)的材料與金屬電極被同時(shí)使用，業(yè)界稱(chēng)之為HKMG技術(shù)。這種組合有效地解決了柵極漏電問(wèn)題，得到較高性能的晶體管。HKMG技術(shù)從45nm制程開(kāi)始取代了傳統(tǒng)的二氧化硅氧化物或氮氧化物+多晶硅柵極的技術(shù)，成為了 CMOS結(jié)構(gòu)的新分水嶺。
[0007]HKMG技術(shù)不僅能夠大幅減小柵極的漏電流，而且由于高介電常數(shù)絕緣層的等效氧化物厚度(EOT:equivalent oxide thickness)較薄，還能有效降低柵極電容。這樣晶體管的關(guān)鍵尺寸便能得到進(jìn)一步的縮小，晶體管的驅(qū)動(dòng)能力也能得到有效的改善。
[0008]在HKMG技術(shù)的工藝技術(shù)方面，業(yè)內(nèi)存在兩大流派:以IBM為代表的先柵(gate-first)工藝和以Intel為代表的后柵(gate-last)工藝。其中，先柵是在對(duì)娃片進(jìn)行漏/源區(qū)離子注入操作以及隨后的退火步驟完成之前便生成金屬柵極，而后柵則正好相反，先形成高介電常數(shù)柵介電層和柵電極(可使用多晶硅或其它Du_y等柵電極)，然后進(jìn)行源/漏極的離子摻雜、高溫退火等步驟，最后再刻蝕掉柵極，采用合適的金屬進(jìn)行填充，金屬柵極形成于高溫步驟之后。盡管這兩種堆棧方法工藝相反，但不管使用先柵還是后柵，制造出來(lái)的高介電常數(shù)絕緣層對(duì)提升晶體管的性能均有重大的意義。后柵的特點(diǎn)是:步驟多，成本較高；與先柵工藝相比，同等條件下芯片的管芯密度低；
[0009]相比先柵工藝而言，金屬柵極可避過(guò)退火等高溫步驟，對(duì)用于制作金屬柵極的金屬材料要求更低，材料選擇范圍相對(duì)寬松；不影響其它生產(chǎn)步驟；可很好地控制柵極材料的功函數(shù)，充分控制閾值電壓vt，而且可支持PMOS管的硅應(yīng)變技術(shù)，非常適合低功耗，高性能產(chǎn)品使用。
[0010]后柵工藝中柵極材料為了調(diào)節(jié)適當(dāng)?shù)墓瘮?shù)，已經(jīng)復(fù)雜到有4-5層不同金屬的淀積，但是所填充的溝槽的寬度是固定的(由溝道長(zhǎng)度決定，一般的28納米以下工藝中，溝槽的寬度僅位25納米以下)；因此對(duì)金屬的臺(tái)階覆蓋率由很高的要求，同時(shí)為了降低接觸電阻，最后一層填充金屬(Filling Metal)要求用低電阻的Al來(lái)填充；找到一種能增加溝槽開(kāi)口的同時(shí)不影響溝道長(zhǎng)度的方法就非常重要，美國(guó)專(zhuān)利US7208361B2提出了一種上寬下窄的方法，多晶硅柵(虛擬柵)上表面寬度<45A，下表面寬度<40A，側(cè)壁與平面夾角< 87°，且多晶硅柵上表面至少比下表面寬度大5A，但是這種方法對(duì)刻蝕的要求很高，且工藝穩(wěn)定性差，較難完成。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種金屬柵結(jié)構(gòu)的形成方法，能夠通過(guò)增加溝槽的開(kāi)口，使得后續(xù)的填充金屬能更容易的完成填充，同時(shí)降低接觸電阻，而且不能夠影響到虛擬柵下表面的寬度，進(jìn)而不影響溝道的長(zhǎng)度。
[0012]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種金屬柵結(jié)構(gòu)的形成方法，包括:第一步驟:在硅片的MOS區(qū)域形成虛擬柵極，并且形成源漏輕摻雜區(qū)，形成虛擬柵的側(cè)墻，形成源漏重?fù)诫s；第二步驟:淀積絕緣層并平坦化；第三步驟:光刻并刻蝕絕緣層以在絕緣層中形成上部開(kāi)口，其中所述上部開(kāi)口的開(kāi)口區(qū)域大于暴露虛擬柵極，并且完全暴露虛擬柵極；第四步驟:去除虛擬柵極，形成下部開(kāi)口 ；第五步驟:在下部開(kāi)口沉積高k介質(zhì)層；第六步驟:沉積金屬層，從而在下部開(kāi)口和上部開(kāi)口中填充金屬層，由此最終形成金屬柵。
[0013]優(yōu)選地，所述金屬柵結(jié)構(gòu)的形成方法用于高介電常數(shù)金屬柵極的制造。
[0014]優(yōu)選地，上部開(kāi)口比下部開(kāi)口大5-10納米。
[0015]優(yōu)選地，虛擬柵極包括虛擬柵和虛擬柵介質(zhì)。
[0016]優(yōu)選地，所述金屬柵極包括高介電常數(shù)覆蓋層、刻蝕阻擋層、功函數(shù)調(diào)節(jié)層、阻擋層以及填充金屬。
[0017]優(yōu)選地，在第四步驟中，采用熱磷酸去除單晶硅虛擬柵極，采用灰化工藝去除非晶碳虛擬柵極。
[0018]優(yōu)選地，所述高K介質(zhì)層為氧化鉿或氧化鉻，所述高K介質(zhì)層介電常數(shù)為15-25之間；所述高K介質(zhì)層的厚度為20到40納米。
[0019]優(yōu)選地，所述絕緣層為低介電常數(shù)薄膜，所述絕緣層的厚度為100-200納米。
[0020]優(yōu)選地，虛擬柵為單晶硅、多晶硅和非晶碳中的一種，厚度為200-300納米。
[0021]優(yōu)選地，所述虛擬柵介質(zhì)為二氧化硅，厚度為10納米到50納米。
[0022]在本發(fā)明中，由于上部開(kāi)口比下部開(kāi)口大，降低了溝槽的深寬比，更有利于后續(xù)多層金屬的填充，同時(shí)由于上部開(kāi)口填充更多的金屬，填充金屬的實(shí)際體積的增加，降低了電阻。
【附圖說(shuō)明】
[0023]結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0024]圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵結(jié)構(gòu)的形成方法的流程圖。
[0025]圖2至圖5示意性地示出了根據(jù)本發(fā)