半導(dǎo)體封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)，特別是涉及一種陣列式封裝結(jié)構(gòu)(grid arraypackage structure)。
【背景技術(shù)】
[0002]在半導(dǎo)體封裝技術(shù)領(lǐng)域中，常見的半導(dǎo)體芯片封裝類型包含有球柵陣列式(BallGrid Array, BGA)封裝、芯片尺寸級(jí)封裝(Chip Scale Package, CSP)以及倒裝式(FlipChip, FC)封裝等。舉例而言，如圖1、圖2所示的球柵陣列式封裝結(jié)構(gòu)200，其主要包括一本體210以及在本體210底面211以陣列方式配置的錫球220，其中錫球200可取代傳統(tǒng)金屬導(dǎo)線架(Lead frame)來作為電性接點(diǎn)，從而可具有大面積且傳輸信號(hào)數(shù)量多的優(yōu)點(diǎn)。需特別說明的是，前述本體210內(nèi)部設(shè)有半導(dǎo)體芯片，其中半導(dǎo)體芯片可通過位于本體210底面211的錫球220來和下方的印刷電路板100電連接。
[0003]然而，隨著半導(dǎo)體電路的復(fù)雜化以及信號(hào)接腳數(shù)量的日益增加，往往造成在封裝基板進(jìn)行電路布局(Layout)時(shí)的困難。

【發(fā)明內(nèi)容】

[0004]為解決上述問題，本發(fā)明的一實(shí)施例提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括一本體、多個(gè)第一層電性接點(diǎn)、多個(gè)第二層電性接點(diǎn)、多個(gè)第三層電性接點(diǎn)、以及多個(gè)第四層電性接點(diǎn)。前述本體包覆一半導(dǎo)體芯片并具有一底面，前述第一層、第二層、第三層以及第四層電性接點(diǎn)電連接前述半導(dǎo)體芯片，并以矩陣方式由外而內(nèi)依序排列在前述底面上。其中，相鄰的第一層電性接點(diǎn)之間具有兩種不同的間距，且相鄰的第三層電性接點(diǎn)之間也具有前述兩種不同的間距，其中前述兩種不同的間距包括一第一間距以及一第二間距，且第二間距大于第一間距。
[0005]在本發(fā)明一實(shí)施例中，前述第二間距為第一間距的兩倍。
[0006]在本發(fā)明一實(shí)施例中，前述第一間距為相鄰的第一層電性接點(diǎn)之間的最小間距。
[0007]在本發(fā)明一實(shí)施例中，前述第一間距為相鄰的第三層電性接點(diǎn)之間的最小間距。
[0008]在本發(fā)明一實(shí)施例中，前述第一層電性接點(diǎn)包含具有前述第一間距的一第一對(duì)電性接點(diǎn)、具有前述第一間距的一第二對(duì)電性接點(diǎn)以及具有前述第一間距的一第三對(duì)電性接點(diǎn)，前述第一對(duì)、第二對(duì)電性接點(diǎn)之間具有前述第二間距，前述第二對(duì)、第三對(duì)電性接點(diǎn)之間具有前述第二間距，且前述第二對(duì)電性接點(diǎn)位于前述第一、第三對(duì)電性接點(diǎn)之間。
[0009]在本發(fā)明一實(shí)施例中，前述第三層電性接點(diǎn)包含具有前述第一間距的一第四對(duì)電性接點(diǎn)、具有前述第一間距的一第五對(duì)電性接點(diǎn)，以及具有前述第一間距的一第六對(duì)電性接點(diǎn)，前述第四對(duì)、第五對(duì)電性接點(diǎn)之間具有前述第二間距，前述第五對(duì)、第六對(duì)電性接點(diǎn)之間具有前述第二間距，且前述第五對(duì)電性接點(diǎn)位于前述第四、第六對(duì)電性接點(diǎn)之間。
[0010]在本發(fā)明一實(shí)施例中，前述本體還具有一封裝基板，該封裝基板具有一第一電路層以及一第二電路層。
[0011]在本發(fā)明一實(shí)施例中，前述第一電路層包括多個(gè)導(dǎo)線以及多個(gè)導(dǎo)電部，前述導(dǎo)電部分別連接前述導(dǎo)線以及至少部分的前述第一層、第二層電性接點(diǎn)。
[0012]在本發(fā)明一實(shí)施例中，前述第二電路層包括多個(gè)導(dǎo)線以及以及多個(gè)導(dǎo)電部，前述導(dǎo)電部分別連接前述導(dǎo)線以及至少部分的前述第三層、第四層電性接點(diǎn)。
[0013]在本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)實(shí)施例中，前述半導(dǎo)體封裝結(jié)構(gòu)為一球柵陣列式封裝結(jié)構(gòu)。
[0014]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例并配合所附的附圖做詳細(xì)說明。
【附圖說明】
[0015]圖1為現(xiàn)有半導(dǎo)體封裝結(jié)構(gòu)與一電路板結(jié)合的示意圖；
[0016]圖2為圖1中的現(xiàn)有半導(dǎo)體封裝結(jié)構(gòu)仰視圖；
[0017]圖3A為本發(fā)明一實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖；
[0018]圖3B為圖3A中的半導(dǎo)體封裝結(jié)構(gòu)仰視圖；
[0019]圖3C為相鄰的第一層電性接點(diǎn)Cl以及相鄰的第三層電性接點(diǎn)C3之間具有兩種不同間距D、2D的不意圖；
[0020]圖4A為在本體的封裝基板中的第一電路層示意圖；
[0021]圖4B為在本體的封裝基板中的第二電路層示意圖。
【具體實(shí)施方式】
[0022]現(xiàn)配合【附圖說明】本發(fā)明的優(yōu)選實(shí)施例。
[0023]有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考附圖的一優(yōu)選實(shí)施例的詳細(xì)說明中，將可清楚的呈現(xiàn)。以下實(shí)施例中所提到的方向用語，例如:上、下、左、右、前或后等，僅是參考附加附圖的方向。因此，使用的方向用語是用來說明并非用來限制本發(fā)明。
[0024]首先請(qǐng)參閱圖3A，本發(fā)明一實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)300為一球柵陣列式封裝結(jié)構(gòu)，其主要包括一本體310以及設(shè)置在本體310底面311的多個(gè)電性接點(diǎn)320。前述本體310包覆有一半導(dǎo)體芯片(未圖示)，其中半導(dǎo)體芯片與前述電性接點(diǎn)320電連接，藉以通過該些電性接點(diǎn)320將電子信號(hào)傳送至外部的電路板(未圖示)。前述電性接點(diǎn)320例如為錫球，其中錫球可通過焊接的方式與一電路板上對(duì)應(yīng)的金屬接點(diǎn)相互電連接以傳遞電子信號(hào)。
[0025]如圖3B所示，設(shè)置于前述本體310底面311上的電性接點(diǎn)320以矩陣方式配置，且依其所在位置的不同，可由外而內(nèi)區(qū)分為第一層電性接點(diǎn)Cl、第二層電性接點(diǎn)C2、第三層電性接點(diǎn)C3、以及第四層電性接點(diǎn)C4。也就是說，前述第一層、第二層、第三層以及第四層電性接點(diǎn)Cl?C4以矩陣方式由外而內(nèi)依序排列在底面311上。
[0026]接著請(qǐng)參閱圖3C，在相鄰的前述第一層電性接點(diǎn)Cl之間可具有一第一間距D或一第二間距2D，其中第二間距2D大于第一間距D。同樣地，在相鄰的前述第三層電性接點(diǎn)C3之間也可具有前述第一間距D或第二間距2D。在本實(shí)施例中，第一間距Dl為相鄰的第一層電性接點(diǎn)Cl之間或相鄰的第三層電性接點(diǎn)C3之間的最小間距，且第二間距2D為第一間距D的兩倍。
[0027]由圖3C中可以看出，在最外側(cè)的第一層電性接點(diǎn)Cl中包含有第一對(duì)電性接點(diǎn)P1、第二對(duì)電性接點(diǎn)P2、以及第三對(duì)電性接點(diǎn)P3，且前述第一對(duì)、第二對(duì)、第三對(duì)電性接點(diǎn)P1、P2、P3中分別包含有兩個(gè)電性接點(diǎn)，該兩個(gè)電性接點(diǎn)之間形成有第一間距D1。特別的是，前述第一對(duì)、第二對(duì)電性接點(diǎn)P1、P2之間形成有第二間距2D，第二對(duì)、第三對(duì)電性接點(diǎn)P2、P3之間同樣形成有第二間距2D，且第二對(duì)電性接點(diǎn)P2位于第一對(duì)、第三對(duì)電性接點(diǎn)P1、P3之間。也就是說，在最外側(cè)的第一層電性接點(diǎn)Cl中，第一間距Dl與第二間