在單端信號(hào)傳輸中降低遠(yuǎn)端串?dāng)_的方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)主要涉及降低遠(yuǎn)端串?dāng)_的技術(shù)。具體而言，本公開(kāi)涉及通過(guò)引入相鄰信號(hào)網(wǎng)絡(luò)的容性耦合來(lái)降低遠(yuǎn)端串?dāng)_。
【背景技術(shù)】
[0002]計(jì)算設(shè)備可包括主板，諸如印刷電路板(PCB)。主板可載有計(jì)算設(shè)備的各種元件，例如中央處理單元(CPU)和存儲(chǔ)器，并且可為其它外圍元件提供連接。CPU可通過(guò)諸如觸點(diǎn)陳列(LGA)、引腳柵格陣列(PGA)等封裝技術(shù)被耦合至主板。LGA是用于集成電路的封裝，其以在插槽上有引腳而非在集成電路上有引腳而聞名，后一情況可出現(xiàn)于其它封裝中，例如PGA。在許多封裝技術(shù)中，串?dāng)_是在封裝中產(chǎn)生。串?dāng)_在通過(guò)信道通信的信號(hào)中引起失真。
【附圖說(shuō)明】
[0003]圖1是顯示了印刷電路板和封裝的框圖。
[0004]圖2是顯示了包括在第一接觸、第二接觸和第三接觸之間的容性耦合器的封裝部分的透視圖。
[0005]圖3是顯示了包括在第一接觸、第二接觸和第三接觸之間的容性耦合器的封裝部分的側(cè)視圖。
[0006]圖4是顯示了包括在第一接觸、第二接觸和第三接觸之間的容性耦合器的封裝部分的俯視圖。
[0007]圖5是顯示了包括在第一接觸和第二接觸以及第三接觸之間的容性耦合器的封裝部分的俯視圖。
[0008]圖6是顯示了包括相對(duì)較大導(dǎo)電板的容性耦合器的框圖。
[0009]圖7是顯示了制造印刷電路板以減少接觸之間串?dāng)_的方法的框圖。
[0010]貫穿本公開(kāi)和圖形的相同的數(shù)字被用以引用類似的元件和特征。100系列中的數(shù)字是指最初在圖1中所用的特征；216系列中的數(shù)字是指最初在圖2中所用的特征；以此類推。
實(shí)施例說(shuō)明
[0011]本公開(kāi)主要涉及降低接觸之間串?dāng)_的技術(shù)。被配置為將與電氣元件相關(guān)聯(lián)的輸入/輸出(I/O)耦合至印刷電路板(PCB)的封裝包括第一接觸、第二接觸、和第三接觸。在實(shí)施例中，接觸可包括額外的接觸，并不局限于三個(gè)接觸。每個(gè)接觸被耦合至垂直導(dǎo)體，例如微過(guò)孔(micixwia)，其將接觸通信地耦合至被置于封裝中不同層次的電氣元件。第二接觸和第三接觸遭受到在耦合至第一接觸的第一垂直導(dǎo)體處產(chǎn)生的串?dāng)_。在第一垂直導(dǎo)體處產(chǎn)生的串?dāng)_是感性的。感性的串?dāng)_往往會(huì)在與第二和第三接觸相關(guān)聯(lián)的信號(hào)網(wǎng)絡(luò)中分別產(chǎn)生噪聲。例如，第二接觸可與能從第一垂直導(dǎo)體接收感性串?dāng)_的信號(hào)網(wǎng)絡(luò)相關(guān)聯(lián)。通過(guò)分別在第一和第二接觸之間以及第二和第三接觸之間形成容性耦合器(coupler)來(lái)降低感性串?dāng)_。容性耦合器引入了被配置以補(bǔ)償感性串?dāng)_的容性串?dāng)_，并且因此降低或消除了在第一垂直導(dǎo)體處產(chǎn)生的感性串?dāng)_。
[0012]圖1是顯示了印刷電路板10(PCB)和封裝102的框圖。封裝102是被配置以接收硅管芯或其它與被電氣耦合至PCB 100的電子元件相關(guān)聯(lián)的I/O的介電基板。封裝102通過(guò)由虛線框104所示的導(dǎo)電元件被電氣地耦合至PCB100。導(dǎo)電元件104包括用以與PCB100傳輸電氣信號(hào)的任意適合的對(duì)象，包括信號(hào)網(wǎng)絡(luò)。這里所述的“信號(hào)網(wǎng)絡(luò)(signal net) ”是被配置以傳送電氣信號(hào)的導(dǎo)體，包括一對(duì)導(dǎo)體，諸如PCB路徑、過(guò)孔、觸點(diǎn)陳列插槽引腳、球柵陣列、引腳柵格陣列等等。封裝102被配置為接收一個(gè)或多個(gè)電氣元件，諸如微芯片、處理器、存儲(chǔ)設(shè)備、以及邏輯電路等其它電路元件。封裝102包括用以降低串?dāng)_的結(jié)構(gòu)，包括下文中參考圖2-5所予以說(shuō)明的容性耦合器、接觸、以及垂直導(dǎo)體。
[0013]圖2是顯示了包括第一接觸202、第二接觸204和第三接觸206的封裝部分102的透視圖。封裝102被貼裝于PCB 100的表面上。封裝102被配置為提供PCB和電氣元件之間的耦合。封裝102包括導(dǎo)電元件，包括被配置為將封裝102的內(nèi)部元件相互耦合的導(dǎo)電路徑。導(dǎo)電路徑可被配置為傳輸單端信號(hào)。這里所述的“單端信號(hào)(single-ended signals)”是一種電路結(jié)構(gòu)，其中導(dǎo)電通路傳輸具有電壓的信號(hào)，并在封裝102中通過(guò)參考平面接地。
[0014]第一接觸202被耦合至第一垂直導(dǎo)體208。第二接觸204被耦合至第二垂直導(dǎo)體210。第三接觸206被耦合至第三垂直導(dǎo)體212。垂直導(dǎo)體208、210、212將封裝102的電路元件耦合至PCB 100的信號(hào)線。接觸202、204、206可被配置成不同的形狀和尺寸。這里所述的“垂直導(dǎo)體(vertical conductor) ”是一種導(dǎo)電元件，諸如過(guò)孔、插槽、引腳等。在一些實(shí)施例中，垂直導(dǎo)體208、210、212被排列為具有相對(duì)于術(shù)語(yǔ)“垂直的(vertical) ”不同的方向，并且是“水平的(horizontal) ”、“對(duì)角線的(diagonal) ”，或其它方向。垂直導(dǎo)體212可遭受能在不同垂直導(dǎo)體處的信號(hào)中產(chǎn)生噪聲的串?dāng)_。例如，如虛線框的箭頭214所示，串?dāng)_可在第一垂直導(dǎo)體208處產(chǎn)生，且在第二垂直導(dǎo)體210和第三垂直導(dǎo)體212處被接收。在一些實(shí)施例中，產(chǎn)生的串?dāng)_是基于第一垂直導(dǎo)體208至第二垂直導(dǎo)體210或第三垂直導(dǎo)體212的相鄰度的。在第一垂直導(dǎo)體208處產(chǎn)生的串?dāng)_是感性串?dāng)_。
[0015]封裝102也可包括被置于第一接觸202、第二接觸204、以及第三接觸206之間的容性耦合器216。容性耦合器216可被配置為降低或消除在第一垂直導(dǎo)體208處產(chǎn)生，且在第二垂直導(dǎo)體210和第三垂直導(dǎo)體212處被接收的感性串?dāng)_。容性耦合器216可包括被置于第二接觸204之上的導(dǎo)電板218。容性耦合器216可包括另一個(gè)被置于第三接觸206之上的導(dǎo)電板220。如圖2中所示，導(dǎo)電板220被置于互連的底部。在一些實(shí)施例中，介電材料分別被置于導(dǎo)電板218、220之間以及第二接觸204和第三接觸206之間。換言之，導(dǎo)電板218、220被容性地連接至接觸204、206。通過(guò)容性耦合器216和導(dǎo)電板218、220的電容連接的引入有助于降低或消除在第一垂直導(dǎo)體208處產(chǎn)生，且在第二垂直導(dǎo)體210和第三垂直導(dǎo)體212處被接收的感性串?dāng)_。
[0016]圖3是顯示了包括在第一接觸202、第二接觸204和第三接觸206之間的容性耦合器216的封裝部分102的側(cè)視圖。如虛線302所示，容性耦合器216可包括被置于第二接觸204之上的導(dǎo)電板218以與第二接觸204形成平行板電容器。如虛線304所示，容性耦合器216可包括被置于第三接觸206之上的導(dǎo)電板220以與第三接觸206形成平行板電容器。在一些實(shí)施例中，介電材料被包括在導(dǎo)電板302和第二接觸204之間。如虛線橢圓214所示，感性串?dāng)_被產(chǎn)生于垂直導(dǎo)體208、210、212之間。如以上關(guān)于圖2所討論的，容性耦合器216被配置為引入容性串?dāng)_來(lái)降低或消除產(chǎn)生于垂直導(dǎo)體208、210、212之間的感性串?dāng)_。
[0017]圖4是顯示了包括在第一接觸202、第二接觸204和第三接觸206之間的容性耦合器216的封裝部分102的俯視圖。在一些實(shí)施例中，容性耦合器216是如圖4所示的順序(sequential)耦合器。與第一接觸202相關(guān)聯(lián)的第一垂直導(dǎo)體產(chǎn)生感性串?dāng)_。如圖4中所示，第一接觸202通過(guò)容性耦合器216被耦合至第二接觸204，并且按順序從第二接觸204耦合至第三接觸206。容性耦合器216被導(dǎo)電地耦合至第一接觸202，并且分別被容性地耦合至第二和第三接觸204、206。
[0018]圖5是顯示了包括在第一接觸202、第二接觸204以及第三接觸206之間的容性耦合器216的封裝部分102的俯視圖。在一些實(shí)施例中，容性耦合器216是如圖5所示的并行(parallel)耦合器。分別被耦合至第二和第三接觸204、206的第二垂直導(dǎo)體(未示出)和第三垂直導(dǎo)體(未示出)產(chǎn)生感性串?dāng)_。在該實(shí)施例中，第一接觸202通過(guò)容性耦合器216并行地被耦合至第二接觸204和第三接觸206。在該實(shí)施例中，容性耦合器216被容性地耦合至第一接觸202，并且被導(dǎo)電地耦合至第二接觸204和第三接觸206。換言之，容性串?dāng)_分別從第二和第三接觸204、206中的每個(gè)被引入至第一接觸202。如圖5中所示，第一接觸202通過(guò)包括第一接觸202處導(dǎo)電板的容性耦合器216被耦合至第二接觸204。第一接觸202還通過(guò)包括第一接觸202處導(dǎo)電板的容性耦合器216被耦合至第三接觸206。
[0019]圖6是顯示了包括相對(duì)較大導(dǎo)電板618的容性耦合器216的框圖。容性耦合器216能夠降低或消除感性串?dāng)_的程度可取決于導(dǎo)電板618的尺寸或?qū)щ姲?18和第二接觸204之間的距離。如圖6中所示，導(dǎo)電板618的尺寸相比圖2-5中所示的導(dǎo)電板218是相對(duì)較大的。在該實(shí)施例中導(dǎo)電板618的尺寸被增大以增加引入的容性串?dāng)_的強(qiáng)度。
[0020]圖7是顯示了制造印刷電路板以減少接觸之間串?dāng)_的方法700的框圖。在方框702處，第一接觸被形成于第一垂直導(dǎo)體之上；在方框704處，第二接觸被形成于第二垂直導(dǎo)體之上；方法700包括，在方框706處，在第三垂直導(dǎo)體之上形成第三接觸。方法700包括，在方框708處，在第一接觸、第二接觸、以及第三接觸之間形成容性耦合器，其中容性耦合器用以消除來(lái)自第一垂直導(dǎo)體而被接收于第二垂直導(dǎo)體和第三垂直導(dǎo)體的感性串?dāng)_。
[0021]串?dāng)_可以是在第一垂直導(dǎo)體處產(chǎn)生，且在第二垂直導(dǎo)體和第三垂直導(dǎo)體被接收的感