一種超薄的mosfet封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種超薄的MOSFET封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]隨著消費(fèi)電子輕小化、低功耗以及功能的多樣化趨勢(shì)，要求主板上集成的器件越來越多，預(yù)留給器件的空間越來越小，封裝后的芯片必須輕薄短小，從而為設(shè)計(jì)者在小型化和高性能之間提供更大的選擇空間。
[0003]MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)是利用電場(chǎng)效應(yīng)來控制半導(dǎo)體的場(chǎng)效應(yīng)晶體管。由于MOSFET具有可實(shí)現(xiàn)低功耗電壓控制的特性，近年來被廣泛應(yīng)用在大量電子設(shè)備中，包括電源、汽車電子、計(jì)算機(jī)和智能手機(jī)中等。目前MOSFET封裝主要是TO、SOT、S0P、QFP、QFN等形式，這類封裝都是將芯片包裹在塑封體內(nèi)，塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、短、薄、小方向發(fā)展的要求，而且無(wú)法將芯片工作時(shí)產(chǎn)生的熱量及時(shí)導(dǎo)走或散去，制約了 MOSFET性能提升，另外就封裝工藝而言，這類封裝都是基于單顆芯片進(jìn)行，存在生產(chǎn)效率低、封裝成本高的問題。
[0004]MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能和電流的傳導(dǎo)電阻，電流的傳導(dǎo)電阻取決于傳導(dǎo)路徑長(zhǎng)短(即與于芯片的厚度密切相關(guān))，散熱性能的好壞又主要取決于封裝形式。針對(duì)目前MOSFET存在問題，有人提出采用晶圓級(jí)芯片規(guī)模封裝(WLCSP)與硅穿孔TSV相結(jié)合的封裝工藝。垂直MOSFET器件努力通過將漏極置于與源極接點(diǎn)(源極觸點(diǎn)，source contact)的表面相反(opposite)的表面上來實(shí)現(xiàn)低的RDS(on)。通過將漏極置于與源極接點(diǎn)相反的表面上，縮短了用于電流的傳導(dǎo)通路(導(dǎo)電路徑，conduct1n path)，這使得RDS(on)降低。然而，將漏極和漏極接點(diǎn)置于與放置源極接點(diǎn)的表面相反(并且不同)的表面上，對(duì)于這種構(gòu)造，單獨(dú)晶圓級(jí)芯片規(guī)模封裝(WLCSP)無(wú)法實(shí)現(xiàn)，必須結(jié)合硅穿孔TSV將源極接點(diǎn)、漏極接點(diǎn)和柵極接點(diǎn)轉(zhuǎn)移到同一個(gè)表面上，這種類型的構(gòu)造允許利用在WLCSP的一個(gè)表面上的連接于各個(gè)晶體管端子(接線端，terminal)的焊球而容易地連接至電路板布線(circuit board trace)。但是WLCSP和TSV相結(jié)合的封裝工藝復(fù)雜，良率低，成本很高，封裝的厚度比較厚。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種超薄的MOSFET封裝結(jié)構(gòu)及封裝方法，使得封裝結(jié)構(gòu)的整體厚度可以降低到很薄，封裝結(jié)構(gòu)的體積比較小，具有非常低的漏源接通電阻優(yōu)異電性能和很好的散熱性能。
[0006]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:提供一種超薄的MOSFET封裝結(jié)構(gòu)，包括MOSFET晶圓，所述MOSFET晶圓的電極面上設(shè)有導(dǎo)通部分，所述MOSFET晶圓的側(cè)面呈溝槽結(jié)構(gòu)；所述導(dǎo)通部分和溝槽結(jié)構(gòu)的側(cè)壁鋪有導(dǎo)電線路層；所述MOSFET晶圓的電極面上除導(dǎo)通部分外鋪有絕緣保護(hù)層；所述導(dǎo)通部分的導(dǎo)電線路層上設(shè)有凸點(diǎn)；所述MOSFET晶圓的背面鋪設(shè)有背面導(dǎo)電層。
[0007]所述溝槽結(jié)構(gòu)的深度為15-500 μ mo
[0008]所述凸點(diǎn)為單一結(jié)構(gòu)或多層結(jié)構(gòu)。
[0009]所述凸點(diǎn)采用金屬制成或金屬合金制成。
[0010]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:還提供一種超薄的MOSFET封裝方法，包括以下步驟:
[0011](I)在MOSFET晶圓的電極面制作一層第一絕緣保護(hù)層，并將導(dǎo)通部分暴露出來；
[0012](2)對(duì)MOSFET晶圓的劃片槽區(qū)域進(jìn)行預(yù)切割具有深度的溝槽；
[0013](3)在導(dǎo)通部分上制作導(dǎo)電線路層，并將導(dǎo)電線路層引到溝槽的側(cè)壁；
[0014](4)在第一絕緣保護(hù)層表面制作一層第二絕緣保護(hù)層，并將帶有導(dǎo)電線路層的部分暴露出來；
[0015](5)在暴露出來的導(dǎo)電線路層上制作用于導(dǎo)電的凸點(diǎn)；
[0016](6)將MOSFET晶圓貼在磨片膜上進(jìn)行減薄，直至預(yù)定厚度；
[0017](7)在MOSFET晶圓的背面制作背面導(dǎo)電層；
[0018](8)將MOSFET晶圓與磨片膜進(jìn)行分離，并完成單顆芯片的分割。
[0019]所述步驟(I)中通過曝光顯影、激光刻蝕或者濕法腐蝕方式將導(dǎo)通部分暴露出來。
[0020]所述步驟⑵中溝槽的深度為15-500 μ m。
[0021]所述步驟(3)中采用濺射腐蝕、化學(xué)沉積、印刷或者噴涂的方式制作導(dǎo)電線路層。
[0022]所述步驟(4)中通過曝光顯影、激光刻蝕或者濕法腐蝕方式將帶有導(dǎo)電線路層的部分暴露出來。
[0023]所述步驟(7)中通過印刷、噴射、旋涂或化學(xué)沉積的方式制作背面導(dǎo)電層。
[0024]有益效果
[0025]由于采用了上述的技術(shù)方案，本發(fā)明與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果:本發(fā)明的封裝結(jié)構(gòu)工藝簡(jiǎn)單，可進(jìn)行晶圓級(jí)加工，效率高，周期短，封裝的整體厚度可以降低到很薄，封裝的體積比較小，具有非常低的漏源接通電阻優(yōu)異電性能和很好的散熱性會(huì)K。
【附圖說明】
[0026]圖1是本發(fā)明封裝結(jié)構(gòu)的示意圖；
[0027]圖2-圖9是本發(fā)明中封裝方法的過程示意圖。
【具體實(shí)施方式】
[0028]下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本發(fā)明。應(yīng)理解，這些實(shí)施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍。此外應(yīng)理解，在閱讀了本發(fā)明講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書所限定的范圍。
[0029]本發(fā)明的實(shí)施方式涉及一種超薄的MOSFET封裝結(jié)構(gòu)，如圖1所示，包括MOSFET晶圓100，所述MOSFET晶圓100的電極面上設(shè)有導(dǎo)通部分101，所述MOSFET晶圓100的側(cè)壁呈溝槽結(jié)構(gòu)300 ;所述導(dǎo)通部分101和溝槽結(jié)構(gòu)300的側(cè)面鋪有導(dǎo)電線路層400 ;所述MOSFET晶圓100的電極面上除導(dǎo)通部分外鋪有絕緣保護(hù)層200和500 ;所述導(dǎo)通部分101的導(dǎo)電線路層400上設(shè)有凸點(diǎn)600 ;所述MOSFET晶圓100的背面鋪設(shè)有背面導(dǎo)電層800。
[0030]其中，所述溝槽結(jié)構(gòu)的深度為15-500 μπι。所述凸點(diǎn)為單一結(jié)構(gòu)或多層結(jié)構(gòu)。所述凸點(diǎn)采用金屬制成或金屬合金制成。
[0031]本發(fā)明可以采用如下封裝方法得到，包括以下步驟:
[0032](I)提供一 MOSFET 晶圓 100，見圖 2 ;
[0033](2)在MOSFET晶圓100的電極面制作一層第一絕緣保護(hù)層200，并將導(dǎo)通部分101暴露出來，見圖3 ;其中，可通過曝光顯影、激光刻蝕或者濕法腐蝕方式將導(dǎo)通部分101暴露出來。
[0034](3)對(duì)MOSFET晶圓100的劃片槽區(qū)域進(jìn)行預(yù)切割具有深度的溝槽300，見圖4，該溝槽的深度為15-500 μπι。
[0035](4)在導(dǎo)通部分101上制作導(dǎo)電線路層400，并將導(dǎo)電線路層400引到溝槽300的側(cè)壁，見圖5，其中，采用濺射腐蝕、化學(xué)沉積、印刷或者噴涂的方式制作導(dǎo)電線路層。
[0036](5)在第一絕緣保護(hù)層200表面制作一層第二絕緣保護(hù)層500，并將帶有導(dǎo)電線路層400的部分暴露出來，見圖6，其中，通過曝光顯影、激光刻蝕或者濕法腐蝕方式將帶有導(dǎo)電線路層的部分暴露出來。
[0037](6)在暴露出來的導(dǎo)電線路400上制作用于導(dǎo)電的凸點(diǎn)600，見圖7，其中，凸點(diǎn)包括單一結(jié)構(gòu)或者多層結(jié)構(gòu)，成分包括單一金屬或者金屬合金。
[0038](7)將MOSFET晶圓100貼在磨片膜700上進(jìn)行減薄，直至預(yù)定厚度，見圖8。
[0039](8)在MOSFET晶圓100的背面制作背面導(dǎo)電層800，見圖9，其中，可通過印刷、噴射、旋涂或化學(xué)沉積的方式制作背面導(dǎo)電層。
[0040](9)將MOSFET晶圓100與磨片膜700進(jìn)行分離，并完成單顆芯片的分割，形成如圖1所示的結(jié)構(gòu)。
【主權(quán)項(xiàng)】
1.一種超薄的MOSFET封裝結(jié)構(gòu)，包括MOSFET晶圓，其特征在于，所述MOSFET晶圓的電極面上設(shè)有導(dǎo)通部分，所述MOSFET晶圓的側(cè)壁呈溝槽結(jié)構(gòu)；所述導(dǎo)通部分和溝槽結(jié)構(gòu)的側(cè)面鋪有導(dǎo)電線路層；所述MOSFET晶圓的電極面上除導(dǎo)通部分外鋪有絕緣保護(hù)層；所述導(dǎo)通部分的導(dǎo)電線路層上設(shè)有凸點(diǎn)；所述MOSFET晶圓的背面鋪設(shè)有背面導(dǎo)電層。2.根據(jù)權(quán)利要求1所述的超薄的MOSFET封裝結(jié)構(gòu)，其特征在于，所述溝槽結(jié)構(gòu)的深度為 15-500 μπι。3.根據(jù)權(quán)利要求1所述的超薄的MOSFET封裝結(jié)構(gòu)，其特征在于，所述凸點(diǎn)為單一結(jié)構(gòu)或多層結(jié)構(gòu)。4.根據(jù)權(quán)利要求1所述的超薄的MOSFET封裝結(jié)構(gòu)，其特征在于，所述凸點(diǎn)采用金屬制成或金屬合金制成。5.一種超薄的MOSFET封裝方法，其特征在于，包括以下步驟: (1)在MOSFET晶圓的電極面制作一層第一絕緣保護(hù)層，并將導(dǎo)通部分暴露出來； (2)對(duì)MOSFET晶圓的劃片槽區(qū)域進(jìn)行預(yù)切割具有深度的溝槽； (3)在導(dǎo)通部分上制作導(dǎo)電線路層，并將導(dǎo)電線路層引到溝槽的側(cè)壁； (4)在第一絕緣保護(hù)層表面制作一層第二絕緣保護(hù)層，并將帶有導(dǎo)電線路層的部分暴露出來； (5)在暴露出來的導(dǎo)電線路層上制作用于導(dǎo)電的凸點(diǎn)； (6)將MOSFET晶圓貼在磨片膜上進(jìn)行減薄，直至預(yù)定厚度； (7)在MOSFET晶圓的背面制作背面導(dǎo)電層； (8)將MOSFET晶圓與磨片膜進(jìn)行分離，并完成單顆芯片的分割。6.根據(jù)權(quán)利要求5所述的超薄的MOSFET封裝方法，其特征在于，所述步驟(I)中通過曝光顯影、激光刻蝕或者濕法腐蝕方式將導(dǎo)通部分暴露出來。7.根據(jù)權(quán)利要求5所述的超薄的MOSFET封裝方法，其特征在于，所述步驟(2)中溝槽的深度為15-500 μπι。8.根據(jù)權(quán)利要求5所述的超薄的MOSFET封裝方法，其特征在于，所述步驟(3)中采用濺射腐蝕、化學(xué)沉積、印刷或者噴涂的方式制作導(dǎo)電線路層。9.根據(jù)權(quán)利要求5所述的超薄的MOSFET封裝方法，其特征在于，所述步驟(4)中通過曝光顯影、激光刻蝕或者濕法腐蝕方式將帶有導(dǎo)電線路層的部分暴露出來。10.根據(jù)權(quán)利要求5所述的超薄的MOSFET封裝方法，其特征在于，所述步驟(7)中通過印刷、噴射、旋涂或化學(xué)沉積的方式制作背面導(dǎo)電層。
【專利摘要】本發(fā)明涉及一種超薄的MOSFET封裝結(jié)構(gòu)，包括MOSFET晶圓，所述MOSFET晶圓的電極面上設(shè)有導(dǎo)通部分，所述MOSFET晶圓的側(cè)壁呈溝槽結(jié)構(gòu)；所述導(dǎo)通部分和溝槽結(jié)構(gòu)的側(cè)面鋪有導(dǎo)電線路層；所述MOSFET晶圓的電極面上除導(dǎo)通部分外鋪有絕緣保護(hù)層；所述導(dǎo)通部分的導(dǎo)電線路層上設(shè)有凸點(diǎn)；所述MOSFET晶圓的背面鋪設(shè)有背面導(dǎo)電層。本發(fā)明還涉及上述結(jié)構(gòu)的封裝方法。本發(fā)明的封裝結(jié)構(gòu)工藝簡(jiǎn)單，可進(jìn)行晶圓級(jí)加工，效率高，周期短，封裝的整體厚度可以降低到很薄，封裝的體積比較小。
【IPC分類】H01L23/31, H01L21/56, H01L29/78
【公開號(hào)】CN104979222
【申請(qǐng)?zhí)枴緾N201510346850
【發(fā)明人】曹凱, 謝皆雷, 吳超, 羅立輝
【申請(qǐng)人】寧波芯健半導(dǎo)體有限公司
【公開日】2015年10月14日
【申請(qǐng)日】2015年6月19日