一種半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件的制作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展,集成電路向著高集成度的方向發(fā)展。高集成度的要求使半導(dǎo)體器件的線寬越來越小，線寬的減小對集成電路的形成工藝提出了更高的要求。
[0003]半導(dǎo)體器件通常由多層金屬層、多層介質(zhì)層形成，隨著線寬的減小，現(xiàn)在介質(zhì)層多采用介電常數(shù)小于3的低介電常數(shù)的介質(zhì)材料?，F(xiàn)有技術(shù)在形成低k介質(zhì)層之后，還會在低k介質(zhì)層上形成硬掩膜層，防止低k介質(zhì)層與化學(xué)溶液發(fā)生反應(yīng)。
[0004]具體地，參考圖1A-1D示出了現(xiàn)有技術(shù)半導(dǎo)體器件制造方法形成的半導(dǎo)體器件一實施例的示意圖。
[0005]如圖1A所示，首先提供已經(jīng)制成的半導(dǎo)體器件100，如MOS晶體管，在半導(dǎo)體器件100表面依次沉積刻蝕阻擋層101、層間介電層102和TEOS硬掩膜層103。之后，如圖1B所示，利用圖形化的光刻膠對TEOS硬掩膜層103和部分層間介電層102進(jìn)行刻蝕，形成溝槽104。隨后，如圖1C所示，在溝槽104中繼續(xù)刻蝕部分層間介電層102以及下部的刻蝕阻擋層101直到露出半導(dǎo)體器件100表面，以形成通孔105。之后，通過稀釋的氫氟酸對半導(dǎo)體結(jié)構(gòu)進(jìn)行清洗。而在清洗步驟中，低k層間介電層102和TEOS硬掩膜層103交界面的端部會產(chǎn)生側(cè)向侵蝕現(xiàn)象106，稱為底切現(xiàn)象(undercut)。
[0006]在TEOS硬掩膜層沉積時，氧等離子體轟擊低k層間介電層102的表面，造成表面碳原子的流失形成了二氧化硅，而在清洗過程中，由于清洗溶液對二氧化硅的腐蝕速率遠(yuǎn)大于其對TEOS層的腐蝕速率，因此低k介電層與TEOS交界面端部的二氧化硅被很快地腐蝕，從而在低k介電層表面和TEOS層之間形成缺口，進(jìn)而造成了底切現(xiàn)象。
[0007]由于底切現(xiàn)象的存在，會導(dǎo)致硬掩膜層的脫落，以及影響接下來制程中銅阻擋層和銅種子層的覆蓋效果，進(jìn)而影響半導(dǎo)體器件的性能，降低半導(dǎo)體器件的良率。
[0008]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0009]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制作方法，包括下列步驟:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成低k介電層；采用含碳化合物對所述低k介電層表面進(jìn)行處理，以形成富碳層；在所述富碳層上沉積氧化物硬掩膜層；在所述低k介電層中形成銅互連結(jié)構(gòu)。
[0010]優(yōu)選地，沉積所述氧化物硬掩膜層的源氣體為二氧化碳、所述含碳化合物和硅烷。[0011 ] 優(yōu)選地，所述含碳化合物選自烷烴、烯烴、炔烴或其組合。
[0012]優(yōu)選地，在沉積所述氧化物硬掩膜層的過程中，所述含碳化合物的流量從預(yù)定值逐漸線性減小至零。
[0013]優(yōu)選地，所述氧化物硬掩膜層的碳含量從下層部分的最大值逐漸減小至上層部分的零。
[0014]優(yōu)選地，還包括在形成所述銅互連結(jié)構(gòu)之后進(jìn)行清洗的步驟。
[0015]優(yōu)選地，所述進(jìn)行清洗的步驟包括:通過稀釋的氫氟酸對所述氧化物硬掩膜層進(jìn)行清洗，以在所述銅互連結(jié)構(gòu)的溝槽的頂部形成具有上寬下窄的錐形輪廓的開口。
[0016]優(yōu)選地，所述低k層間介電層和所述半導(dǎo)體襯底之間形成有刻蝕停止層。
[0017]優(yōu)選地，還包括在所述氧化物硬掩膜層上沉積形成金屬硬掩膜層。
[0018]綜上所示，根據(jù)本發(fā)明的制造工藝增加富碳層以及具有梯度含碳量的氧化物硬掩膜層，可以有效避免低k介電層和硬掩膜層之間底切現(xiàn)象的出現(xiàn)，進(jìn)而改善銅金屬在溝槽內(nèi)的填充，提聞器件的性能和良品率。
【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0020]附圖中:
[0021]圖1A-1C示出了根據(jù)現(xiàn)有技術(shù)形成銅互連結(jié)構(gòu)的溝槽和通孔的步驟所分別獲得的器件的示意性剖面圖；
[0022]圖1D示出了低k介電層和硬掩膜層交界面的端部底切現(xiàn)象的示意性剖面圖；
[0023]圖2A-圖2H為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0024]圖3為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0025]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0026]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的實施銅互連結(jié)構(gòu)工藝時在低k介電層表面形成富碳層和沉積具有梯度碳含量的氧化物硬掩膜層的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0027]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0028][示例性實施例]
[0029]參照圖2A-圖2H，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0030]如圖2A所示，首先，提供半導(dǎo)體襯底200，采用化學(xué)氣相沉積工藝在半導(dǎo)體襯底200上依次形成刻蝕停止層201和低k介電層202。
[0031]在半導(dǎo)體襯底200上形成有前端器件，為了簡化，圖例中未予示出。所述前端器件是指實施半導(dǎo)體器件的后端制造工藝(BEOL)之前形成的器件，在此并不對前端器件的具體結(jié)構(gòu)進(jìn)行限定。所述前端器件包括柵極結(jié)構(gòu)，作為一個示例，柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層和柵極材料層。在柵極結(jié)構(gòu)的兩側(cè)形成有側(cè)壁結(jié)構(gòu)，在側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底200中形成有源/漏區(qū)，在源/漏區(qū)之間是溝道區(qū)；在柵極結(jié)構(gòu)的頂部以及源/漏區(qū)上形成有自對準(zhǔn)硅化物。
[0032]刻蝕停止層201的材料優(yōu)選SiCN、SiC或SiN，厚度可以為200-500埃，采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD, Plasma Enhanced Chemical Vapor Deposit1n)等方式形成。
[0033]低k介電層202的構(gòu)成材料可以選自本領(lǐng)域常見的介電常數(shù)(k值)小于4.0的材料，包括但不限于k值為2.5-2.9的娃酸鹽化合物(Hydrogen Silsesqu1xane,簡稱為HSQ)、k值為2.2的甲基娃酸鹽化合物(Methyl Silsesqu1xane,簡稱MSQ)等。通常,采用紫外輻照或者加熱等方法使形成的低k介電層202多孔化，以進(jìn)一步降低低k介電層202的介電常數(shù)。之后，通過氧等離子體對低k介質(zhì)層表面進(jìn)行轟擊，以去除低k介質(zhì)層表面的雜質(zhì)，以獲得平整潔凈的低k介電層表面。
[0034]使用含碳化合物處理低k介電層202的表面,形成富