接觸插塞的形成方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，尤其涉及一種接觸插塞的形成方法。
【背景技術】
[0002]在集成電路制造過程中，為了將位于半導體襯底上的CMOS等半導體器件與上層的金屬互連層連接，一般需要在第一層金屬互連層與半導體器件層之間的金屬前介質(zhì)層(Inter-metal Dielectric, IMD)中蝕刻形成接觸孔,然后在接觸孔中填充鶴、招或銅等(金屬)導電材料以形成接觸插塞(contact)。
[0003]現(xiàn)有接觸插塞的形成方法通常包括:提供半導體襯底，所述半導體襯底上具有器件層，所述器件層上具有刻蝕停止層(etch stop layer)，所述刻蝕停止層上具有金屬前介質(zhì)層(Inter-metal Dielectric, IMD);在所述金屬前介質(zhì)層上形成圖案化的掩膜層,例如無定形碳(amorphous carbon),再以所述掩膜層為掩模依次蝕刻所述金屬前介質(zhì)層和刻蝕停止層，形成接觸孔，所述接觸孔暴露所述器件層有源區(qū)表面的金屬硅化物層，在形成接觸孔之后，通常需要進行行蝕刻后處理(Post Etch Treatment，PET)步驟，蝕刻后處理作用是修復并減少金屬前介質(zhì)層在蝕刻過程中受到的損傷，并且使金屬前介質(zhì)層表面致密化，提高金屬前介質(zhì)層對潮濕環(huán)境等的耐受能力；在蝕刻后處理之后，通常還會對接觸孔進行濕法清洗處理，最后在接觸孔中形成接觸插塞。
[0004]然而，現(xiàn)有方法形成的接觸插塞中易出現(xiàn)接觸不良的問題，導致接觸插塞的質(zhì)量下降。
[0005]為此，需要一種新的接觸插塞的形成方法，以防止接觸插塞出現(xiàn)接觸不良的情況。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種接觸插塞的形成方法，以防止接觸插塞出現(xiàn)接觸不良的情況，從而提聞接觸插塞的質(zhì)量。
[0007]為解決上述問題，本發(fā)明提供一種接觸插塞的形成方法，包括:
[0008]提供基底；
[0009]在所述基底上形成介質(zhì)層；
[0010]在所述介質(zhì)層內(nèi)形成貫穿其厚度的接觸孔；
[0011]在90°C?100°C的溫度條件下對所述接觸孔進行修復處理；
[0012]在所述修復處理之后，對所述接觸孔進行濕法清洗；
[0013]采用導電材料填充滿所述接觸孔。
[0014]可選的，形成所述接觸孔和進行所述修復處理在不同反應腔室中進行。
[0015]可選的，在進行所述濕法清洗處理之后，且在填充所述接觸孔之前，所述方法還包括:對所述接觸孔進行紫外光照處理或者烘烤處理。
[0016]可選的，所述修復處理采用的氣體包括氮氣，或者包括氮氣和氫氣。
[0017]可選的，所述修復處理采用的偏置功率為50w?100w，氣體流量為200sccm?400sccm，反應腔室的壓強范圍為10mTorr?120mTorr。
[0018]可選的，采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的至少一種作為反應氣體蝕刻所述介質(zhì)層。
[0019]可選的，采用導電材料填充滿所述接觸孔形成接觸插塞包括:采用氬氣的真空濺射方法形成擴散阻擋層。
[0020]可選的，在進行所述修復處理之后，且在進行所述濕法清洗之前，所述接觸孔經(jīng)歷2.5h?3.5h的停留時間。
[0021]可選的，形成接觸孔包括:
[0022]在所述介質(zhì)層上形成掩膜層；
[0023]在所述掩膜層上形成介質(zhì)抗發(fā)射層；
[0024]在所述介質(zhì)抗發(fā)射層上形成圖案化的光刻膠層；
[0025]以所述圖案化的光刻膠層為掩模，蝕刻所述介質(zhì)抗發(fā)射層和掩膜層，直至形成位于所述介質(zhì)抗發(fā)射層和掩膜層中的開口，所述開口暴露所述介質(zhì)層表面；
[0026]沿所述開口蝕刻介質(zhì)層和所述刻蝕停止層形成所述接觸孔。
[0027]可選的，所述掩膜層的材料包括無定形碳。
[0028]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0029]本發(fā)明的技術方案采用在90°C?100°C的溫度條件下，對形成的接觸孔進行修復處理，在90°C?100°C的溫度條件下，形成接觸孔過程產(chǎn)生的聚合物中氟的擴散能力顯著提高，達到能夠從聚合物中分解出來的水平，因而在90°C?100°C的溫度條件下能夠使氟從聚合物中分解并揮發(fā)掉，防止氟在后續(xù)濕法清洗過程中與接觸孔底部的金屬硅化物層反應，進而防止因金屬硅化物層表面被破壞而引起與后續(xù)形成的接觸插塞接觸不良，即金屬硅化物層與接觸插塞的接觸面電阻特性被改善，提高接觸插塞的質(zhì)量。同時，所述修復處理利用離子轟擊效應使介質(zhì)層表面致密化，明顯減少介質(zhì)層受到的損傷，使介質(zhì)層免受潮濕環(huán)境等侵害，提高接觸插塞的可靠性。
[0030]進一步，在對接觸孔進行濕法清洗之后，且在對接觸孔進行填充之前，對接觸孔進行紫外光照處理或者烘烤處理，從而去除濕法清洗過程中在接觸孔表面留下的水分，提高接觸孔的質(zhì)量，從而進一步提高后續(xù)形成的接觸插塞的質(zhì)量。
【附圖說明】
[0031]圖1至圖4是本發(fā)明實施例所提供的接觸插塞的形成方法各步驟對應的剖面結構示意圖。
【具體實施方式】
[0032]正如【背景技術】所述，現(xiàn)有接觸插塞中易出現(xiàn)接觸不良的問題，導致接觸插塞的質(zhì)量下降。經(jīng)過分析發(fā)現(xiàn)，出現(xiàn)這種情況原因如下:現(xiàn)有接觸插塞的形成方法在蝕刻所述金屬前介質(zhì)層和刻蝕停止層形成接觸孔時，會在接觸孔的側壁形成含氟(F-based)聚合物(polymer)等副產(chǎn)物，而現(xiàn)有蝕刻后處理步驟無法去除聚合物中的氟，導致在后續(xù)濕法清洗處理過程中，氟與有源區(qū)表面的金屬硅化物層反應，破壞金屬硅化物層表面，最終導致后續(xù)形成的接觸插塞與金屬硅化物層接觸不良。
[0033]需要特別說明的是，在完成蝕刻后處理步驟之后，通常需要在等待約3小時的停留時間(Q-time)，然后進行濕法清洗處理步驟，并且由于通常生產(chǎn)過程中，各批次產(chǎn)品連續(xù)生產(chǎn)，停留時間必須嚴格控制。因此，如果選擇在濕法清洗處理之前采用其它工藝步驟去除接觸孔形成過程中產(chǎn)生的副產(chǎn)物，勢必需要縮短停留時間，從而給接觸孔的質(zhì)量帶來不利影響。
[0034]為此，本發(fā)明提供一種新的接觸插塞的形成方法，所述形成方法提供半導體襯底，所述半導體襯底上具有器件層、刻蝕停止層和介質(zhì)層，并依次蝕刻所述介質(zhì)層和刻蝕停止層形成接觸孔，之后在90°C?10(TC的溫度條件下對所述接觸孔進行修復處理，形成在接觸孔產(chǎn)生的聚合物分解并揮發(fā)掉氟，從而防止氟在后續(xù)濕法清洗過程中與接觸孔底部的金屬硅化物層反應，從而保證所形成的接觸插塞與金屬硅化物層接觸良好，即金屬硅化物層與接觸插塞的接觸面電阻特性被改善，提高接觸插塞的質(zhì)量。同時，所述修復處理利用離子轟擊效應使介質(zhì)層表面致密化，明顯減少介質(zhì)層受到的損傷，使介質(zhì)層免受潮濕環(huán)境等侵害，提高接觸插塞的可靠性。
[0035]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0036]本發(fā)明實施例提供一種接觸插塞的形成方法，請結合參考圖1至圖4。
[0037]請參考圖1，所述接觸插塞的形成方法首先提供基底(未示出)，所述基底包括半導體襯底和位于半導體襯底上的多層結構，具有的，所述多層結構可以包括器件層(未示出)。
[0038]本實施例中，所述半導體襯底可以為硅、絕緣體上硅(SOI)或Ge等元素半導體晶片，或者GaAs、GaP或藍寶石等化合物半導體晶片。
[0039]本實施例中，所述器件層可以包括CMOS器件或DRAM器件，所述器件層的有源區(qū)(源區(qū)、漏區(qū)和柵極)表面具有金屬硅化物層(未示出)，作為接觸插塞與源區(qū)、漏區(qū)或柵極之間的歐姆接觸層，所述金屬硅化物層可以用于降低接觸插塞和有源區(qū)之間的串聯(lián)電阻。
[0040]本實施例中，在所述基底上形成刻蝕停止層110，并在所述刻蝕停止層110上形成介質(zhì)層120。
[0041]本實施例中，刻蝕停止層110覆蓋于整個器件層上面。刻蝕停止層110的材料可以為