Cmos器件結構及其制作方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，具體涉及一種CMOS器件結構及其制作方法。
【背景技術】
[0002]隨著半導體技術的不斷進步，半導體器件的特征尺寸逐漸變小。而半導體器件特征尺寸的逐漸變小給半導體制造工藝提出了更高的要求。
[0003]以互補金屬氧化物半導體(CMOS)器件為例，隨著器件本身的尺寸的減小，為了適應這種變化，現有技術中開始應用后柵(gate last)金屬柵工藝形成金屬柵極，以獲得性能更為理想的柵極。
[0004]與此同時，半導體技術還對半導體器件提出了其他要求，例如:要求CMOS器件的閾值電壓為符合設計規(guī)格的閾值電壓，通常CMOS器件通過調整功函數來改變閾值電壓。
[0005]由于PMOS器件與NMOS器件的閾值電壓有所不同，現有技術為了盡量同時滿足PMOS器件與NMOS器件對閾值電壓的需求，一般先在PMOS器件或者NMOS器件上覆蓋一種類型(例如PMOS器件)的功函數層，然后覆蓋掩模，并去除位于NMOS器件的功函數層，使這層功函數層僅位于PMOS器件上；然后再通過覆蓋掩模的方式，在NMOS器件處形成另一種類型的功函數層，以此來分別調節(jié)PMOS器件和NMOS器件的功函數，進而分別使PMOS器件和NMOS器件的閾值電壓達到各自規(guī)格值。
[0006]但是，這種方法為了實現上述目的需要形成掩模、去除掩模以及刻蝕功函數層等步驟，然后還要再次形成另一種類型的功函數層，工序比較繁瑣，增加制作的難度和復雜度。
[0007]為此，需要一種制造CMOS器件的方法，在能夠通過較為簡單的制造方式，盡量滿足PMOS器件和NMOS器件對于閾值電壓的要求。
【發(fā)明內容】
[0008]本發(fā)明解決的技術問題是提供一種CMOS器件結構及其制作方法，以采用較為簡單制造方式使PMOS器件和NMOS器件的閾值電壓達到各自規(guī)格值。
[0009]為解決上述問題，本發(fā)明提供一種CMOS器件的制作方法，包括:
[0010]提供襯底，所述襯底包括PMOS區(qū)域以及NMOS區(qū)域，所述PMOS區(qū)域用于形成具有第一功函數的PM0S，所述NMOS區(qū)域用于形成具有第二功函數的NMOS ；
[0011]在襯底上形成多個偽柵以及與所述偽柵齊平的介質層；
[0012]去除所述多個偽柵，在所述介質層中形成開口 ；
[0013]在所述開口中覆蓋PMOS功函數層；
[0014]在覆蓋有所述PMOS功函數層的所述開口中形成金屬柵極結構；
[0015]對所述金屬柵極結構進行熱處理，使所述金屬柵極結構的金屬擴散至所述PMOS功函數層，以減小PMOS功函數層的功函數，使處理后的PMOS功函數層的功函數位于所述第一功函數與所述第二功函數之間。
[0016]可選的，所述PMOS功函數層采用氮化鈦、氮化鑰、氮化鉭或者碳化鉭作為材料。
[0017]可選的，在形成開口的步驟之后，形成PMOS功函數層的步驟之前，還包括以下步驟:
[0018]在所述開口中依次形成覆蓋于所述開口底部以及側壁的柵介質層、高K介質層、
蓋帽層以及停止層；
[0019]在形成PMOS功函數層的步驟中，所述PMOS功函數層形成于所述停止層上。
[0020]可選的，在形成PMOS功函數層的步驟之后，形成金屬柵極結構的步驟之前，還包括以下步驟:
[0021]在所述PMOS區(qū)域以及NMOS區(qū)域的PMOS功函數層上形成一層或者多層阻擋層。
[0022]可選的，形成阻擋層的步驟包括，形成第一阻擋層以及第二阻擋層。
[0023]可選的，所述第一阻擋層采用氮化鉭、鉭或者鋁化鉭作為材料。
[0024]可選的，所述第一阻擋層的厚度在5?20埃的范圍內。
[0025]可選的，所述第二阻擋層采用氮化鈦、鈦、氮化鉭、鉭或者鋁化鉭作為材料。
[0026]可選的，所述第二阻擋層的厚度在5?20埃的范圍內。
[0027]可選的，形成金屬柵極結構的步驟包括:
[0028]在所述PMOS區(qū)域以及NMOS區(qū)域的開口中分別形成濕潤層；
[0029]形成所述濕潤層后，形成金屬柵極；所述金屬柵極與所述濕潤層共同形成所述金屬柵極結構。
[0030]可選的，所述金屬柵極采用鋁作為材料，所述濕潤層采用鈦、鋁化鈦或者鈷作為材料。
[0031]可選的，所述金屬柵極采用鎢作為材料，所述濕潤層采用鋁化鈦或者鋁作為材料。
[0032]可選的，所述濕潤層的厚度在5?200埃的范圍內。
[0033]可選的，對所述金屬柵極結構進行熱處理，使所述金屬柵極結構的金屬擴散至所述PMOS功函數層的步驟包括:
[0034]使金屬柵極的金屬擴散至所述PMOS功函數層；或者，
[0035]濕潤層為金屬材料，使?jié)駶檶拥慕饘贁U散至所述PMOS功函數層。
[0036]此外，本發(fā)明還提供一種CMOS器件結構，包括:
[0037]襯底，包括PMOS區(qū)域以及NMOS區(qū)域，所述PMOS區(qū)域用于形成具有第一功函數的PMOSJy^ii NMOS區(qū)域用于形成具有第二功函數的NMOS ；
[0038]介質層，覆蓋于所述襯底上；所述介質層在襯底的PMOS區(qū)域以及NMOS區(qū)域中分別形成有開口；
[0039]還包括:
[0040]PMOS功函數層，分別形成于所述PMOS區(qū)域以及NMOS區(qū)域的開口中；
[0041]金屬柵極結構，形成于所述PMOS區(qū)域以及NMOS區(qū)域的開口中；
[0042]PMOS功函數層中有所述金屬柵極結構擴散至PMOS功函數層的金屬，所述PMOS功函數層的功函數位于所述第一功函數與所述第二功函數之間。
[0043]可選的，所述CMOS器件結構還包括:
[0044]一層或者多層阻擋層，形成于所述PMOS功函數層與金屬柵極結構之間。
[0045]可選的，所述阻擋層包括第一阻擋層以及第二阻擋層。
[0046]可選的，所述第一阻擋層采用氮化鉭、鉭或者鋁化鉭作為材料。
[0047]可選的，所述第二阻擋層采用氮化鈦、鈦、氮化鉭、鉭或者鋁化鉭作為材料。
[0048]可選的，所述金屬柵極結構包括形成于所述PMOS功函數層上的濕潤層以及形成于濕潤層上的金屬柵極。
[0049]與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0050]在PMOS區(qū)域以及NMOS區(qū)域的開口中形成PMOS功函數層后，通過在所述開口中形成金屬柵極結構，使所述金屬柵極結構的金屬擴散至所述PMOS功函數層，進而使得所述PMOS功函數層的功函數被調整至介于PMOS區(qū)域所需功函數以及NMOS區(qū)域所需功函數之間的中間值，也就是說，PMOS區(qū)域以及NMOS區(qū)域功函數層的功函數變?yōu)榻橛赑MOS區(qū)域所需的較高的功函數與NMOS區(qū)域所需的較低的功函數之間的中間值，這樣有利于方便CMOS器件的后續(xù)制造步驟中對PMOS區(qū)域以及NMOS區(qū)域中分別將要形成的PMOS器件以及NMOS器件的功函數進行進一步調整，進而比較靈活的對后續(xù)將形成的PMOS器件以及NMOS器件進行功函數的調整。一方面，相對于現有的調整CMOS器件功函數的方式，不需要形成掩模等步驟，在一定程度上簡化了流程；另一方面，直接通過形成的金屬柵極結構來調整PMOS區(qū)域以及NMOS區(qū)域的功函數，相對于現有技術，在一定程度上節(jié)省了空間體積；此外，PMOS區(qū)域以及NMOS區(qū)域的功函數基本相同，相對于現有技術，不會增加其它制造工序(例如前期的源漏區(qū)摻雜等步驟)的難度和復雜程度。
[0051]進一步，在形成金屬柵極結構的步驟之前，在所述PMOS區(qū)域以及NMOS區(qū)域的PMOS功函數層上形成一層或者多層阻擋層，可以進一步的調整PMOS區(qū)域以及NMOS區(qū)域的功函數，在一定程度上增加了 CMOS器件對于功函數調整的靈活性。
【附圖說明】
[0052]圖1至圖4為本發(fā)明CMOS器件的制作方法一實施例中各個步驟的結構示意圖。
【具體實施方式】
[0053]現有的CMOS器件為了滿足PMOS器件的較高閾值電壓需求以及NMOS器件較低閾值電壓的需求，通常分別在PMOS器件以及NMOS器件的高K介質層與金屬柵極之間形成不同類型的功函數層，以此調節(jié)PMOS器件以及NMOS器件的閾值電壓。但是這種方式需要在PMOS器件以及NMOS器件所在區(qū)域分別形成掩模、去除掩模，制造過程比較繁瑣，且由于形成的PMOS器件以及NMOS器件之間的功函數不同，在這之前的工序也會受到影響。
[0054]為此，本發(fā)明提供一種CMOS器件的制作方法的實施例，在本實施例中所述制作方法包括以下步驟:
[0055]提供襯底，所述襯底包括PMOS區(qū)域以及NMOS區(qū)域，所述PMOS區(qū)域用于形成具有第一功函數的PM0S，所述NMOS區(qū)域用于形成具有第二功函數的NMOS ；
[0056]在襯底上形成多個偽柵以及與所述偽柵齊平的介質層；
[0057]去除所述多個偽柵，在所述介質層中形成開口 ；
[0058]在所述開口中覆蓋PMOS功函數層；
[0059]在覆蓋有所述PMOS功函數層的所述開口中形成金屬柵極結構；
[0060]對所述金屬柵極結構進行熱處理，使所述金屬柵極結構的金屬擴散至所述PMOS功函數層，以減小PMOS功函數層的功函數，使處理后的PMOS功函數層的功函數位于所述第一功函數與所述第二功函數之間。
[0061]通過上述步驟形成金屬柵極結構，使所述金屬柵極結構的金屬擴散至所述PMOS功函數層，進而使所述PMOS功函數層的