一種半導體器件及其制造方法和電子裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法和電子
>J-U ρ?α裝直。
【背景技術】
[0002]在很多應用中，例如，與圖像信號處理器(ISP)堆疊的背面照光傳感器(BSI)Jf頻前端模塊片上系統(tǒng)(RF FEM S0C),3D集成的手機非易失存儲器(NVM)片上系統(tǒng)等，氧化物融合晶圓到晶圓鍵合是用于堆疊晶片形成3DIC的最重要且可行的方式之一。
[0003]傳統(tǒng)的晶片間的互連是通過兩個硅通孔(TSV)垂直地連接堆疊的晶片中的每一個晶片(具體地，連接晶片上的合適的互連金屬層)，再通過一個橫向?qū)щ娀ミB件連接兩個硅通孔。采用這一方法互連的半導體器件的結(jié)構(gòu)如圖1所示，包括堆疊的第一晶片100和第二晶片200，其中第一晶片100和第二晶片200通過包括垂直的第一硅通孔1011、第二硅通孔1012以及與第一硅通孔1011、第二硅通孔1012相連的橫向?qū)щ娀ミB件1013的互連結(jié)構(gòu)實現(xiàn)互連。
[0004]由于第一硅通孔1011與第二硅通孔1012均比較長且分別經(jīng)過不同的過孔(Via)，因此導致被互連的兩個晶片之間以及器件之間容易出現(xiàn)寄生問題，例如，額外的RC延遲與寄生電容，而這嚴重限制了氧化物融合晶圓到晶圓鍵合技術在3DIC中的應用。
[0005]為解決現(xiàn)有技術中的上述因互連結(jié)構(gòu)引起的RC延遲與寄生電容問題，有必要提出一種新的半導體器件及其制造方法和電子裝置。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術的不足，本發(fā)明提供一種半導體器件及其制造方法和電子裝置，該半導體器件可以降低因互連結(jié)構(gòu)引起的RC延遲與寄生電容
[0007]本發(fā)明的一個實施例提供一種半導體器件，包括:第一半導體器件層，其中所述第一半導體器件層內(nèi)形成有第一 PN結(jié)與第一溝槽絕緣體，所述第一半導體器件層的第一表面被第一介電質(zhì)層所覆蓋、與所述第一表面相對的第二表面被第二介電質(zhì)層所覆蓋，并且所述第一介電質(zhì)層內(nèi)形成有第一橫向?qū)щ娺B接件；第二半導體器件層，其中所述第二半導體器件層內(nèi)形成有第二 PN結(jié)，所述第二半導體器件層的第一表面被第三介電質(zhì)層所覆蓋，并且，所述第三介電質(zhì)層內(nèi)形成有第二橫向?qū)щ娺B接件，所述第三介電質(zhì)層與所述第一介電質(zhì)層相粘接；還包括至少穿過所述第一介電質(zhì)層的一部分并嵌入所述第三介電質(zhì)層的穿層垂直導電互連件，其中所述穿層垂直導電互連件的位于所述第一介電質(zhì)層內(nèi)的第一底部與所述第一橫向?qū)щ娺B接件相連接，位于所述第三介電質(zhì)層內(nèi)的第二底部與所述第二橫向?qū)щ娺B接件相連接。
[0008]可選地，所述穿層垂直導電互連件還穿過所述第一半導體器件層，并且所述穿層垂直導電互連件的水平側(cè)面分層被所述第一溝槽絕緣體、所述第一介電質(zhì)層和所述第三介電質(zhì)層所絕緣。
[0009]可選地，所述第一半導體器件層和所述第二半導體器件層的材料包括單晶硅，所述第一溝槽絕緣體、所述第一介電質(zhì)層、所述第二介電質(zhì)層和所述第三介電質(zhì)層包括含硅介電質(zhì)材料。
[0010]可選地，位于所述第一半導體器件層內(nèi)的多個所述第一 PN結(jié)構(gòu)成第一場效應晶體管，所述第一場效應晶體管的側(cè)向被所述第一溝槽絕緣體所絕緣。
[0011]可選地，位于所述第二半導體器件層內(nèi)的多個第二 PN結(jié)構(gòu)成第二場效應晶體管，所述第二場效應晶體管的側(cè)向被位于所述第二半導體器件層內(nèi)的第二溝槽絕緣體所絕緣。
[0012]可選地，所述穿層垂直導電互連件的側(cè)面具有互連件側(cè)面導電金屬擴散阻擋層。
[0013]可選地，所述穿層垂直導電互連件的材料包括銅或鎢。
[0014]可選地，所述第一橫向?qū)щ娺B接件的面向所述第一半導體器件層的所述第一表面的表面上形成有第一導電刻蝕阻擋層。
[0015]可選地，所述第二橫向?qū)щ娺B接件的面向所述第一半導體器件層的所述第一表面的表面上形成有第二導電刻蝕阻擋層。
[0016]可選地，所述第一橫向?qū)щ娺B接件的材料包括鋁，和/或，所述第二橫向?qū)щ娺B接件的材料包括鋁。
[0017]本發(fā)明的另一個實施例提供一種半導體器件的制造方法，所述方法包括:
[0018]步驟SlOl:提供第一半導體器件層與第二半導體器件層，形成位于所述第一半導體器件層內(nèi)的第一溝槽絕緣體和第一 PN結(jié)、位于所述第一半導體器件層的第一表面上的第一介電質(zhì)層以及位于所述第一介電質(zhì)層內(nèi)的第一橫向?qū)щ娺B接件，并形成位于所述第二半導體器件層內(nèi)的第二溝槽絕緣體和第二 PN結(jié)、位于所述第二半導體器件層的第一表面上的第三介電質(zhì)層以及位于所述第三介電質(zhì)層內(nèi)的第二橫向?qū)щ娺B接件；
[0019]步驟S102:通過晶圓鍵合工藝將所述第三介電質(zhì)層與所述第一介電質(zhì)層相粘接；
[0020]步驟S103:從所述第一半導體器件層的與其第一表面相對的第二表面進行刻蝕以形成穿層垂直導電互連溝槽，其中所述穿層垂直導電互連溝槽穿透所述第一溝槽絕緣體、所述第一介電質(zhì)層與所述第三介電質(zhì)層并暴露出至少一部分所述第一橫向?qū)щ娺B接件與至少一部分所述第二橫向?qū)щ娺B接件；
[0021]步驟S104:形成覆蓋所述穿層垂直導電互連溝槽的側(cè)壁和底部的導電金屬擴散阻擋層；
[0022]步驟S105:用垂直導電互連材料填充所述穿層垂直導電互連溝槽，以形成連接所述第一橫向?qū)щ娺B接件和所述第二橫向?qū)щ娺B接件的穿層導電互連件。
[0023]可選地，在所述步驟S103中，所述穿層垂直導電互連溝槽的底部的一部分位于所述第一橫向?qū)щ娺B接件上，另一部分位于所述第二橫向?qū)щ娺B接件上。
[0024]可選地，在所述步驟SlOl中，還在所述第一半導體器件層與所述第一介電質(zhì)層內(nèi)形成第一場效應晶體管。
[0025]可選地，在所述步驟SlOl中，還在所述第二半導體器件層與所述第三介電質(zhì)層內(nèi)形成第二場效應晶體管。
[0026]可選地，在所述步驟SlOl中，還在所述第一橫向?qū)щ娺B接件的面向所述第一半導體器件層的所述第一表面的表面上形成第一導電刻蝕阻擋層。
[0027]可選地，在所述步驟SlOl中，還在所述第二橫向?qū)щ娺B接件的面向所述第一半導體器件層的所述第一表面的表面上形成第二導電刻蝕阻擋層。
[0028]可選地，在所述步驟S105中，用垂直導電互連材料填充所述穿層垂直導電互連溝槽的方法包括金屬電鍍。
[0029]可選地，在所述步驟S104與所述步驟S105之間還包括步驟S1045:在所述穿層垂直導電互連溝槽的側(cè)壁和底部形成電鍍種子導電種子膜。
[0030]可選地，在所述步驟S105之后還包括步驟S106:
[0031]從所述第一半導體器件層的與其第一表面相對的第二表面進行刻蝕，將所述穿層導電互連件高于所述第一橫向?qū)щ娺B接件的部分去除掉一部分。
[0032]本發(fā)明的再一個實施例提供一種電子裝置，包括電子組件以及與所述電子組件電連接的半導體器件，其中所述半導體器件為如上所述的半導體器件。
[0033]本發(fā)明的半導體器件，通過穿層導電互連件實現(xiàn)第一半導體器件層與第二半導體器件層間的互連，可以降低因互連結(jié)構(gòu)引起的RC延遲與寄生電容，提高半導體器件的性能。本發(fā)明的半導體器件的制造方法，用于制造上述半導體器件，制得的半導體器件同樣具有上述優(yōu)點。本發(fā)明的電子裝置，使用了上述半導體器件，因而也具有上述優(yōu)點。
【附圖說明】
[0034]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0035]附圖中:
[0036]圖1為現(xiàn)有的一種半導體器件的結(jié)構(gòu)的剖視圖；
[0037]圖2為本發(fā)明的一個實施例的半導體器件的一種剖視圖；
[0038]圖3為本發(fā)明的一個實施例的半導體器件的另一種剖視圖；
[0039]圖4A至4D為本發(fā)明的另一個實施例的一種半導體器件的制造方法的相關步驟形成的結(jié)構(gòu)的剖視圖；
[0040]圖5為本發(fā)明的另一個實施例的一種半導體器件的制造方法的一種示意性流程圖。
【具體實施方式】
[0041]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0042]應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0043]應當