一種基于拓撲半金屬的fet和hemt及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及場效應晶體管制備技術(shù)，具體涉及一種基于拓撲半金屬的場效應晶體管和高電子迀移率晶體管及其制備方法。
【背景技術(shù)】
[0002]金屬-氧化物-半導體場效應晶體管(MOSFET)因其體積小、速度快、易集成等特點廣泛應用于半導體器件和電路中，其工作性能主要取決于溝道的載流子迀移率、載流子飽和速度、柵極調(diào)制效率和器件尺寸等。由于GaAs的載流子迀移率、飽和速度均比Si高很多，在此基礎(chǔ)上發(fā)展起來的金屬-半導體場效應晶體管(MESFET)和高電子迀移率晶體管(HEMT)在高頻性能方面相比MOSFET有了很大的提升。隨著計算機運行速度不斷提高，半導體器件高度集成化，對晶體管的高頻性能和能耗提出了更高的要求，尋找超高迀移率和低能耗的材料成了當務(wù)之急。
[0003]現(xiàn)有的晶體管的溝道層多米用氣化嫁GaN、神化嫁GaAs或娃Si等半導體材料，室溫下基于GaAs/AlGaAs的HEMT電子迀移率約為8000cm2/V.s，基于GaAs的MESFET約為4800cm2/V.s，Si 的 MESFET 只有 630cm2/V.S。

【發(fā)明內(nèi)容】

[0004]針對以上現(xiàn)有技術(shù)中存在的問題，利用拓撲半金屬砷化鎘Cd3Asj^超高電子迀移率，本發(fā)明提出了一種基于拓撲半金屬Cd3Asj^場效應晶體管和高電子迀移率晶體管及其制備方法。
[0005]本發(fā)明的一個目的在于提供一種基于拓撲半金屬的場效應晶體管。
[0006]本發(fā)明的場效應晶體管包括:襯底；形成在襯底上的溝道層；分別形成在溝道層上兩側(cè)的源極和漏極；形成在溝道層上源極和漏極之間的柵極；溝道層采用η型摻雜或P型摻雜的砷化鎘Cd3As2材料。
[0007]本發(fā)明的場效應晶體管還包括形成在襯底和溝道層之間的緩沖層，緩沖層采用適合Cd3As2外延生長的材料。
[0008]本發(fā)明的場效應晶體管還包括形成在溝道層左右兩側(cè)的高摻雜層；高摻雜層采用比溝道層摻雜濃度高的η型或P型半導體材料，或者比溝道層摻雜濃度高的η型或P型Cd3As2材料，用于提供和接收載流子，以減小源漏之間的電阻。高摻雜層的頂端可以高過溝道層，底端可以直接接觸緩沖層或襯底。源極和漏極可以直接形成在高摻雜層上。
[0009]進一步，場效應晶體管還可以選擇性地在溝道層上方形成凹陷，柵極可以直接形成在凹陷上。
[0010]本發(fā)明的基于拓撲半金屬的場效應晶體管的制備方法，包括以下步驟:
[0011]I)提供襯底，襯底可以選用普通半導體材料，如硅、砷化鎵等；
[0012]2)在襯底上，采用金屬有機化學氣相沉積MOCVD或分子束外延MBE技術(shù)生長砷化鎘，形成溝道層；
[0013]3)在溝道層上表面兩側(cè)，蒸發(fā)金屬或生長導電金屬氧化物氮化物形成源極和漏極；
[0014]4)在源極和漏極之間，蒸發(fā)金屬或生長導電金屬氧化物氮化物形成柵極。
[0015]本發(fā)明的另一個目的在于提供一種基于拓撲半金屬的高電子迀移率晶體管。
[0016]本發(fā)明的高電子迀移率晶體管包括:襯底；形成在襯底上的溝道層；形成在溝道層上的勢皇層；分別形成在勢皇層上兩側(cè)的源極和漏極；形成在源極和漏極之間的柵極；溝道層采用未摻雜的砷化鎘Cd3As2材料；溝道層和勢皇層采用不同晶格常數(shù)的材料，在二者的界面上形成二維電子氣。
[0017]勢皇層采用η型摻雜的含有Cd或As元素的半導體材料；勢皇層材料的帶隙大于溝道層材料的帶隙。
[0018]溝道層和勢皇層采用不同晶格常數(shù)的材料，在二者的界面上形成二維電子氣。
[0019]進一步，在溝道層和勢皇層之間可以選擇性地加入間隔層。
[0020]本發(fā)明的高電子迀移率晶體管還包括形成在襯底和溝道層之間的緩沖層，緩沖層可以采用適合拓撲半金屬Cd3As2外延生長的材料。緩沖層要求與襯底和溝道層晶格匹配，可以提高溝道層的生長質(zhì)量，降低器件的噪聲，改善器件的性能。
[0021]本發(fā)明的高電子迀移率晶體管還可以包括形成在勢皇層左右兩側(cè)的高摻雜層；高摻雜層采用高濃度摻雜的η型或P型半導體材料，用于提供和接收載流子，以減小源漏之間的電阻。高摻雜層的頂端可以高過勢皇層，底端可以延伸至溝道層，也可以直接接觸緩沖層或襯底。源極和漏極可以直接形成在高摻雜層上。
[0022]進一步，高電子迀移率晶體管還可以選擇性地在溝道層上方形成凹陷，柵極可以直接形成在凹陷上。
[0023]本發(fā)明的基于拓撲半金屬的高電子迀移率晶體管的制備方法，包括以下步驟:
[0024]I)提供襯底，襯底可以選用普通半導體材料，如硅、砷化鎵等；
[0025]2)在襯底上，采用MOCVD或MBE技術(shù)外延生長砷化鎘，形成溝道層；
[0026]3)在溝道層上，采用MOCVD或MBE技術(shù)外延生長勢皇層，二者采用不同晶格常數(shù)的材料，在二者的界面上形成二維電子氣；
[0027]4)在勢皇層上表面兩側(cè)蒸發(fā)金屬或生長導電金屬氧化物氮化物形成源極和漏極；
[0028]5)在源極和漏極之間，蒸發(fā)金屬或生長導電金屬氧化物氮化物形成柵極。
[0029]本發(fā)明的優(yōu)點:
[0030]本發(fā)明的溝道層采用拓撲半金屬Cd3As2，是一種新型的拓撲材料，其體態(tài)具有兩個狄拉克錐，狄拉克點受晶體對稱性保護而不會產(chǎn)生能隙；Cd3As2具有超高的電子迀移率，對于高質(zhì)量的Cd3As2樣品，室溫下的電子迀移率可達1.5 X 10 4cm2/V.s，5K時可達107cm2/V.s，遠遠超過現(xiàn)有晶體管；由于Cd3A1^殊的能帶結(jié)構(gòu)，有望在低溫下實現(xiàn)無耗散的彈道輸運。
【附圖說明】
[0031]圖1為本發(fā)明的場效應晶體管的實施例一的剖面圖；
[0032]圖2為本發(fā)明的場效應晶體管的實施例二的剖面圖；
[0033]圖3為本發(fā)明的場效應晶體管的實施例二的制備方法的流程圖；
[0034]圖4為本發(fā)明的高電子迀移率晶體管的實施例三的剖面圖；
[0035]圖5為本發(fā)明的高電子迀移率晶體管的實施例四的剖面圖；
[0036]圖6為本發(fā)明的高電子迀移率晶體管的實施例四的制備方法的流程圖。
【具體實施方式】
[0037]下面結(jié)合附圖，通過實施例對本發(fā)明做進一步說明。
[0038]實施例一
[0039]如圖1所不，本實施例的場效應晶體管包括:襯底101 ;形成在襯底上的溝道層102 ;分別形成在溝道層上兩側(cè)的源極103和漏極105 ;形成在源極和漏極之間的柵極104 ;溝道層102采用η型摻雜或P型摻雜的砷化鎘Cd3As2材料。源極103、柵極104和漏極105采用導電材料，如金屬、合金、導電金屬氧化物和導電金屬氮化物等。
[0040]實施例二
[0041]如圖2所示，本實施例的場效應晶體管包括:襯底201 ;形成在襯底上的緩沖層207 ;形成在緩沖層上的溝道層202 ;在溝道層上源極和漏極之間形成凹陷，柵極204直接形成在凹陷上；形成在溝道層左右兩側(cè)的高摻雜層206 ;分別直接形成在高摻雜層上的源極203和漏極205。
[0042]緩沖層207需要與襯底201和溝道層202晶格匹配，適合溝道層202的形成，降低器件的噪聲。高摻雜層206采用高濃度摻雜的η型或P型半導體材料，用于提供和接收載流子，減小源漏間電阻。高摻雜層206的頂端高出溝道層202，底端直接與緩沖層207接觸。進一步在溝道層202與柵極204之間加入介質(zhì)層。
[0043]如圖3所示，本實施例的場效應晶體管的制備方法，包括以下步驟:
[0044]I)提供襯底201，如圖3(a)所不；
[0045]2)在襯底201上，采用MOCVD或MBE技術(shù)外延生長緩沖層207，如圖3 (b)所示；<