等離子體氮化的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明的實施方式大體是涉及半導(dǎo)體處理，且更具體地涉及形成含氮層的方法。
【背景技術(shù)】
[0002] 諸如動態(tài)隨機存取存儲器（DRAM)、邏輯裝置和類似的半導(dǎo)體裝置的縮放 (scaling)可能受限于柵極漏電流（Jg)。例如，當(dāng)縮放柵極介電層的厚度時，溝道與晶體管 裝置的柵極之間可能造成漏電，導(dǎo)致裝置失效。將氮并入柵極介電層，可減少柵極漏電流。 例如，32nm節(jié)點處的柵極介電層可包括氮氧化硅（SiON)，其中氮的存在減少裝置中的柵極 漏電流。
[0003] 通常，利用等離子體氮化工藝將氮并入柵極介電層，等離子體氮化工藝可減少柵 極漏電流，但會犧牲其它期望的特性，例如平帶電壓（Vfb)、閾值電壓（Vt)和迀移率。例如， 增加?xùn)艠O介電層中的氮含量可能不當(dāng)?shù)靥岣遃t和過度降低迀移率。另外，在典型處理條件 下，氧會從柵極介電層擴散，從而進一步降低裝置性能，例如使柵極介電層的介電性能劣化 所致。
[0004] 另外，氮化半導(dǎo)體晶片上的介電層以用于半導(dǎo)體結(jié)構(gòu)涉及利用等離子體氮化 或熱氮化，將氮添加至平面半導(dǎo)體結(jié)構(gòu)。然而，使用諸如FinFET裝置或類似者的3維 ("3D"）半導(dǎo)體結(jié)構(gòu)需使氮化層在3D半導(dǎo)體結(jié)構(gòu)周圍纏繞（wrap)，且并入3D半導(dǎo)體結(jié) 構(gòu)的頂表面上的氮量實質(zhì)等于并入3D半導(dǎo)體結(jié)構(gòu)的側(cè)壁下方的氮量，在此被稱作共形性 (conformality)。共形性被計算成氮隨著3D半導(dǎo)體結(jié)構(gòu)的側(cè)壁下方的深度下降的百分比。
[0005] 形成氮化層的一種方法為使用氨（NH3)進行熱氮化。雖然使用氨（NH3)進行熱氮 化提供了適當(dāng)?shù)墓残涡?，但此工藝無法在介電層的頂表面提供所需的氮分布。形成氮化層 的另一種方法為使用由氮氣（N2)形成的離子進行感應(yīng)耦合等離子體氮化。雖然這種方法 可在介電膜中提供所需的氮分布，但所得共形性并不適當(dāng)。盡管另一種遠程等離子體氮化 方法可提供適當(dāng)?shù)墓残涡?，但此工藝需要超過約600攝氏度至約1000攝氏度的溫度，導(dǎo)致 柵極堆疊中的氧化層的過度和不當(dāng)增厚。
[0006] 因此，本發(fā)明人提供了形成具有改善的共形性的含氮層的方法。

【發(fā)明內(nèi)容】

[0007] 本文提供形成含氮層的方法和設(shè)備。在一些實施方式中，方法包括把基板放到處 理腔室的基板支撐件上，基板具有設(shè)置在上面的第一層；將基板加熱至第一溫度；和使第 一層暴露于RF等離子體，RF等離子體由包括氨（NH3)的工藝氣體所形成，以將第一層轉(zhuǎn)化 成含氮層，其中等離子體具有小于約8eV的離子能量。
[0008] 在一些實施方式中，形成含氮層的方法包括把基板放到處理腔室的基板支撐件 上，基板具有設(shè)置在上面的第一層，其中第一層是3維結(jié)構(gòu)；將基板加熱至約250攝氏度至 約500攝氏度的第一溫度；和使第一層暴露于RF等離子體，RF等離子體由包括氨（NH3)的 工藝氣體所形成，以將第一層轉(zhuǎn)化成含氮層，其中工藝氣體按總氣體流量計為包括約0. 5% 至約99. 5 %的氨（NH3)，且剩余部分為稀有氣體，其中等離子體具有小于約8eV的離子能 量。
[0009] 以上簡要概述并不意在限制本發(fā)明的范圍。下面描述本發(fā)明的其它和進一步的實 施方式。
【附圖說明】
[0010] 可通過參照實施方式（一些實施方式描繪于附圖中）來詳細理解本發(fā)明的上述特 征結(jié)構(gòu)以及以上簡要概述的有關(guān)本發(fā)明更特定的描述。然而，應(yīng)注意附圖僅圖示本發(fā)明的 典型實施方式，因此不應(yīng)被視為限制本發(fā)明的范圍，因為本發(fā)明可允許其它等效的實施方 式。
[0011] 圖1是描繪根據(jù)本發(fā)明一些實施方式的形成含氮層的方法的流程圖。
[0012] 圖2A至圖2C描繪根據(jù)本發(fā)明一些實施方式的制造柵極介電層的階段。
[0013] 圖3描繪根據(jù)本發(fā)明一些實施方式適用的等離子體氮化反應(yīng)器。
[0014] 圖4描繪適合用于根據(jù)本發(fā)明一些實施方式的等離子體氮化反應(yīng)器的基板支撐 件。
[0015] 為了便于理解，盡可能以相同的參考數(shù)字標(biāo)示各圖中共有的相同元件。附圖并未 按比例繪制且為清楚起見可予以簡化。預(yù)期一個實施方式的元件和特征結(jié)構(gòu)可有利地并入 其它實施方式，而無需進一步敘述。
【具體實施方式】
[0016] 本文提供形成含氮層的方法和設(shè)備。本發(fā)明的方法和設(shè)備可有利于例如通過促進 增加氮含量而改善目標(biāo)層（例如第一層）的氮化，和改善目標(biāo)層與另一裝置層（例如多晶 娃柵極）之間的界面的氧保留（oxygenretention)。本發(fā)明的方法和設(shè)備還可有利于改善 3D半導(dǎo)體結(jié)構(gòu)頂上的氮化介電膜的共形性。
[0017] 圖1描繪根據(jù)本發(fā)明一些實施方式的用于形成含氮層的方法110。通常，方法110 包括提供包括基板的部分制造的半導(dǎo)體結(jié)構(gòu)，基板具有設(shè)置在上面的第一層。半導(dǎo)體結(jié)構(gòu) 可為部分制造的半導(dǎo)體結(jié)構(gòu)，諸如邏輯、DRAM或閃速存儲裝置（Flashmemorydevice)。由 這種工藝形成的含氮層可為下列一個或更多個：柵極介電層、隧道氧化層（tunneloxide layer)、間隔層或可受益于氮化而例如降低結(jié)漏電流（junctionleakage)、柵極漏電流或 類似者的半導(dǎo)體結(jié)構(gòu)的任何適合層。
[0018] 在此將針對圖2A至圖2D所示的部分制造的半導(dǎo)體結(jié)構(gòu)來描述方法110,圖2A至 圖2D分別描繪制造半導(dǎo)體結(jié)構(gòu)的階段，半導(dǎo)體結(jié)構(gòu)包括形成于基板之上的第一層。方法 110可在任何能夠提供在此披露的低能量等離子體的等離子體反應(yīng)器中進行，例如，諸如 配置成提供感應(yīng)耦合或遠程等離子體或類似者的那些反應(yīng)器。適合配合本發(fā)明方法使用 的等離子體反應(yīng)器的實施方式將在下面參照圖3進行描述。等離子體反應(yīng)器可單獨使用， 或更典型地作為集成半導(dǎo)體基板處理系統(tǒng)或群集工具的處理模塊使用，諸如購自位于加 California(加利福尼亞）州SantaClara(圣克拉拉）市的AppliedMaterials,Inc?(應(yīng) 用材料公司）的centijraudpn柵極堆疊集成半導(dǎo)體晶片處理系統(tǒng)。亦可使用其它工 具，包括購自其它制造商的那些工具。
[0019] 方法110始于步驟102,提供基板202,基板202具有設(shè)置在上面的待氮化的第一 層204,如圖2A所示?；?02和第一層204可為完全或部分制造的半導(dǎo)體裝置200的一 部分。第一層204可為3維或3D結(jié)構(gòu)、或這種3D結(jié)構(gòu)的一部分。如在此使用的，相較于主 要在柵極下面形成導(dǎo)電溝道的傳統(tǒng)2D平面晶體管，3維（或3D)結(jié)構(gòu)是指晶體管于垂直結(jié) 構(gòu)的三側(cè)上形成導(dǎo)電溝道的半導(dǎo)體結(jié)構(gòu)?；?02可具有各種尺寸，諸如直徑200mm或 300_的晶片以及矩形或方形面板?；?02可包括以下材料：諸如結(jié)晶硅（例如Si〈100> 或Si〈lll>)、氧化硅、應(yīng)變硅、硅鍺、摻雜或未摻雜的多晶硅、摻雜或未摻雜的硅晶片、圖案 化或未圖案化的晶片、絕緣體上娃（silicononinsulator,SOI)、碳摻雜的氧化娃、氮化 硅、摻雜硅、鍺、砷化鎵、玻璃、藍寶石或類似材料。
[0020] 半導(dǎo)體裝置200可完全或部分形成在基板202上，并至少包括待氮化的第一層 204。半導(dǎo)體裝置200 (完成時）例如可以是場效應(yīng)晶體管（FET)、動態(tài)隨機存取存儲器 (DRAM)、閃速存儲裝置、3DFINFET裝置或類似者。第一層204例如可用作晶體管裝置的柵 極介電層、閃速存儲裝置中的隧道氧化層、柵極結(jié)構(gòu)頂上的間隔層、閃速存儲裝置的多晶硅 層間介電（inter-polydielectric,IPD)層或類似者。第一層204可依據(jù)采用第一層204 的具體應(yīng)用而具有任何適合的厚度。例如，第一層204的厚度可為約0.5nm至約10nm。第 一層204可包括氧化層，諸如氧化硅（Si02)、氧化鉿（Hf02)、硅酸鉿（HfSi0x)或任何適用于 半導(dǎo)體裝置中且需氮化的氧化層。例如，在一些實施方式中，氧化層可為原生氧化層，或可 以由任何適合的氧化工藝形成，包括下述氧化工藝。第一層204不必限于氧化層，其它適 合的層亦可受益于在此披露的本發(fā)明方法。例如，第一層204的其它適合的實施方式可包 括其它適合的半導(dǎo)體材料，諸如硅（Si)、鍺（Ge)、硅鍺（SiGe)、碳化硅（SiC)、III_V族化合 物、或金屬、金屬氮化物或金屬氧化物，諸如鎢（W)、鈦（Ti)、鉭（Ta)、氮化鈦（TiN)、氮化鉭 (TaN)、氧化鈦（Ti02)或氧化鋁（A1203)或類似材料。第一層204亦可為層堆疊，諸如Si02 第一子層和11?)2第二子層、或Si02