具有接合線的堆疊管芯及方法
【專利說明】具有接合線的堆疊管芯及方法
[0001]本申請(qǐng)要求于2014年4月30日提交的標(biāo)題為“Wafer Level Package withThrough Vias"的美國(guó)臨時(shí)專利申請(qǐng)第61/986，617號(hào)的權(quán)益，其全部?jī)?nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0002]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0003]因?yàn)榧呻娐?IC)的發(fā)明，半導(dǎo)體工業(yè)由于各種電子部件(S卩，晶體管、二極管、電阻器、電容器等)的集成密度的持續(xù)改進(jìn)而經(jīng)歷了指數(shù)式增長(zhǎng)。在很大程度上，這種集成密度的改進(jìn)源于最小部件尺寸的不斷減小，其允許將更多的部件集成到給定區(qū)域中。
[0004]實(shí)際上，這些集成改進(jìn)主要是二維(2D)的，其中被集成部件占用的體積主要在半導(dǎo)體晶圓的表面上。盡管光刻的動(dòng)態(tài)改進(jìn)導(dǎo)致2D IC形成的顯著改進(jìn)，但對(duì)于可二維實(shí)現(xiàn)的密度來說存在物理限制。這些限制中的一個(gè)是制造這些部件所需的最小尺寸。此外，當(dāng)更多的器件置于一個(gè)芯片中時(shí)，使用更復(fù)雜的設(shè)計(jì)。
[0005]在進(jìn)一步增加電路密度的努力中，研究了三維(3D) 1C。在3D IC的典型形成工藝中，兩個(gè)管芯接合到一起并且電連接件形成在每個(gè)管芯和襯底上的接觸焊盤之間。例如，一種努力涉及將兩個(gè)管芯相互接合在頂部。然后，堆疊管芯接合至載體襯底，并且接合線將每個(gè)管芯上的接觸焊盤電耦合至載體襯底上的接觸焊盤。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:第一管芯；第二管芯，附接至所述第一管芯；第三管芯，附接至所述第二管芯并位于所述第二管芯的與所述第一管芯相對(duì)的一側(cè)；接合線，將所述第三管芯電連接至所述第一管芯；密封劑，密封所述第二管芯和所述第三管芯并與所述第一管芯的第一表面物理接觸；以及第一外部連接件，延伸到所述密封劑中并與所述第三管芯電連接。
[0007]在該半導(dǎo)體器件中，所述第一外部連接件包括延伸到所述密封劑中的焊料。
[0008]在該半導(dǎo)體器件中，所述第一外部連接件還包括:銅柱；導(dǎo)電蓋，位于所述銅柱上；以及導(dǎo)電材料，位于所述導(dǎo)電蓋上。
[0009]在該半導(dǎo)體器件中，所述第一外部連接件還包括:導(dǎo)電柱，與所述密封劑的外表面平齊；以及導(dǎo)電凸塊，與所述導(dǎo)電柱物理連接。
[0010]在該半導(dǎo)體器件中，所述第二管芯利用延伸穿過所述第三管芯的襯底通孔電連接至所述接合線。
[0011 ] 在該半導(dǎo)體器件中，所述第二管芯利用第二接合線電連接至所述第一管芯。
[0012]在該半導(dǎo)體器件中，所述第一外部連接件還包括導(dǎo)電凸塊，所述導(dǎo)電凸塊延伸到所述密封劑中并與所述第三管芯物理連接。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括:第一管芯，位于所述第二管芯上方，所述第一管芯電連接至所述第二管芯；第三管芯，位于所述第一管芯上方，所述第三管芯電連接至所述第二管芯；第一外部連接件，連接至所述第三管芯；密封劑，保護(hù)所述第一管芯和所述第三管芯，其中所述第一外部連接件遠(yuǎn)離所述密封劑延伸；以及接合線，嵌入到所述密封劑中，所述接合線將所述第三管芯電連接至所述第二管芯。
[0014]在該半導(dǎo)體器件中，所述第一管芯和所述第二管芯為面對(duì)面結(jié)構(gòu)。
[0015]在該半導(dǎo)體器件中，所述第一管芯和所述第二管芯為面對(duì)背結(jié)構(gòu)。
[0016]在該半導(dǎo)體器件中，所述第一管芯和所述第三管芯為面對(duì)面結(jié)構(gòu)。
[0017]在該半導(dǎo)體器件中，所述第一管芯和所述第三管芯為面對(duì)背結(jié)構(gòu)。
[0018]在該半導(dǎo)體器件中，所述第一外部連接件還包括:銅柱，延伸穿過所述密封劑；以及導(dǎo)電凸塊，遠(yuǎn)離所述密封劑延伸。
[0019]在該半導(dǎo)體器件中，所述第一外部連接件包括延伸到所述密封劑中的導(dǎo)電凸塊。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括:第一管芯，所述第一管芯還包括:半導(dǎo)體襯底；和襯底通孔，延伸穿過所述半導(dǎo)體襯底；第二管芯，附接至所述第一管芯，所述第二管芯的寬度小于所述第一管芯的寬度；接合線，電連接所述第一管芯和所述第二管芯，所述接合線電連接至所述襯底通孔；以及密封劑，密封所述第一管芯并與所述第一管芯的第一側(cè)物理接觸。
[0021]該半導(dǎo)體器件還包括:再分布層，電連接至所述襯底通孔，所述再分布層位于所述半導(dǎo)體襯底的第一側(cè)上，并且所述第一管芯位于所述半導(dǎo)體襯底的所述第一側(cè)上。
[0022]在該半導(dǎo)體器件中，所述密封劑具有第一側(cè)壁，所述第一管芯具有第二側(cè)壁，并且所述第一側(cè)壁與所述第二側(cè)壁共面。
[0023]該半導(dǎo)體器件還包括:金屬化層，位于所述半導(dǎo)體襯底的第二側(cè)上，所述金屬化層電連接至所述襯底通孔。
[0024]該半導(dǎo)體器件還包括:球珊陣列，與所述金屬化層電連接。
[0025]該半導(dǎo)體器件還包括:接觸焊盤，將一條所述接合線電連接至一個(gè)所述襯底通孔。
【附圖說明】
[0026]當(dāng)閱讀附圖時(shí)，根據(jù)以下詳細(xì)的描述來更好地理解本發(fā)明的各個(gè)方面。注意，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件沒有按比例繪制。實(shí)際上，為了討論的清楚，可以任意地增加或減小各個(gè)部件的尺寸。
[0027]圖1示出了根據(jù)一些實(shí)施例的連接至第一晶圓的第一管芯。
[0028]圖2示出了根據(jù)一些實(shí)施例的連接至第一管芯的第二管芯。
[0029]圖3示出了根據(jù)一些實(shí)施例的第二管芯與第一晶圓的連接以及形成外部連接件。
[0030]圖4示出了根據(jù)一些實(shí)施例的密封第一管芯和第二管芯。
[0031 ] 圖5示出了根據(jù)一些實(shí)施例的研磨密封劑。
[0032]圖6示出了根據(jù)一些實(shí)施例的外部連接件的暴露和第一晶圓的分割以形成第三管芯。
[0033]圖7示出了根據(jù)一些實(shí)施例的將第二管芯與襯底接合。
[0034]圖8示出了根據(jù)一些實(shí)施例的第一管芯和第三管芯具有從前至后結(jié)構(gòu)的實(shí)施例。
[0035]圖9示出了根據(jù)一些實(shí)施例的第一管芯通過延伸穿過第二管芯的通孔連接至第三管芯的實(shí)施例。
[0036]圖10示出了根據(jù)一些實(shí)施例的第一管芯和第二管芯具有面對(duì)面結(jié)構(gòu)的實(shí)施例。
[0037]圖1lA至圖1lD示出了根據(jù)一些實(shí)施例的利用導(dǎo)電柱的實(shí)施例。
[0038]圖12A至圖12E示出了根據(jù)一些實(shí)施例的利用導(dǎo)電柱的又一些實(shí)施例。
[0039]圖13A至圖13C示出了根據(jù)一些實(shí)施例的利用暴露球模制工藝的實(shí)施例。
[0040]圖14A至圖14D示出了利用延伸穿過第三管芯的襯底通孔的實(shí)施例。
【具體實(shí)施方式】
[0041]以下公開提供了許多不同的用于實(shí)施本發(fā)明主題的不同特征的實(shí)施例或?qū)嵗?。以下描述部件或配置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實(shí)施例，并且也可以包括可以在第一部件和第二部件之間形成附加部件使得第一部件和第二部分沒有直接接觸的實(shí)施例。此外，本發(fā)明可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。這些重復(fù)是為了簡(jiǎn)化和清楚，其本身并不表示所討論的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。
[0042]此外，為了易于描述，可以使用空間相對(duì)術(shù)語(yǔ)(諸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述圖中所示一個(gè)元件或部件與另一個(gè)元件或部件的關(guān)系。除圖中所示的定向之外，空間相對(duì)術(shù)語(yǔ)還包括使用或操作中設(shè)備的不同定向。裝置可以以其他方式定向(旋轉(zhuǎn)90度或處于其他定向)，并且本文所使用的空間相對(duì)描述符可因此進(jìn)行類似的解釋。
[0043]參照?qǐng)D1，示出了以晶圓上芯片(CoW)結(jié)構(gòu)和倒裝芯片結(jié)構(gòu)、面對(duì)面結(jié)構(gòu)將第一晶圓100接合至第一管芯111的實(shí)施例，其中第一有源器件層103和第二有源器件層115面對(duì)面。在第一晶圓100包括多個(gè)第三管芯607 (在圖1中未單獨(dú)示出，但下面參照?qǐng)D6進(jìn)行了說明和描述)的實(shí)施例中，其可以單獨(dú)為包括邏輯器件、eFlash器件、存儲(chǔ)器件、微機(jī)電(MEMS)器件、模擬器件、它們的組合等的半導(dǎo)體管芯。
[0044]在一個(gè)實(shí)施例中，第一晶圓100包括第一襯底101、第一有源器件層103、第一金屬化層105、第一接觸焊盤107和第一保護(hù)層109。在一個(gè)實(shí)施例中，第一襯底101可以包括摻雜或未摻雜的體硅或絕緣體上硅(SOI)襯底的有源層。通常，SOI襯底包括半導(dǎo)體材料層，諸如硅、鍺、硅鍺、S01、絕緣體上硅鍺(SGOI)或它們的組合?？墒褂玫钠渌r底包括多層襯底、梯度襯底或混合取向襯底。
[0045]第一有源器件層103可包括可用于生成用于第一晶圓100的設(shè)計(jì)的期望結(jié)構(gòu)和功能部分的各種有源器件(諸如晶體管等)和無源器件(諸如電容器、電阻器、電感器等)。可使用任何適當(dāng)?shù)姆椒▽⒌谝挥性雌骷?03內(nèi)的有源器件和無源器件形成在第一襯底101內(nèi)或第一襯底101上。
[0046]第一金屬化層105形成在第一襯底101和第一有源器件層103上方，并且被設(shè)計(jì)為連接各種第一有源器件以形成用于第一晶圓100的功能電路。在一個(gè)實(shí)施例中，第一金屬化層105由交替的介電材料層和導(dǎo)電材料層形成，并且可以通過任何適當(dāng)?shù)墓に?諸如沉積、鑲嵌、雙鑲嵌等)形成。在一個(gè)實(shí)施例中，可以具有通過至少一個(gè)層間介電(ILD)層與第一襯底101分離的四個(gè)金屬化層，但是金屬化層的精確數(shù)量取決于第一晶圓100的設(shè)
i+o
[0047]形成第一接觸焊盤107來為第一金屬化層105和第一有源器件層103提供外部接觸。在一個(gè)實(shí)施例中，第一接觸焊盤107由導(dǎo)電材料(諸如鋁)形成，但是還可以可選地使用其他適當(dāng)?shù)牟牧希T如銅、鎢等。第一接觸焊盤107可使用諸如CVD或PVD的工藝來形成，但是還可以可選地使用其他適當(dāng)?shù)牟牧虾头椒āＲ坏┏练e了用于第一接觸焊盤107的材料，就可以使用例如光刻掩模和蝕刻工藝來將材料成型為第一接觸焊盤107。
[0048]—旦形成第一接觸焊盤107，就可以放置和圖案化第一保護(hù)層109。在一個(gè)實(shí)施例中，第一保護(hù)層109可以是諸如聚苯并惡唑(PBO)或聚酰亞胺(PI)、氧化硅、氮化硅、氮氧化硅、苯并環(huán)丁烯(BCB)的保護(hù)材料或者任何其他適當(dāng)?shù)谋Ｗo(hù)材料?？苫谒x擇的材料使用諸如旋涂工藝、沉積工藝(例如，化學(xué)氣相沉積)或其他適當(dāng)?shù)墓に嚨姆椒▉硇纬傻谝槐Ｗo(hù)層109，并且可以形成到大約Ιμπι和大約100 μm之間的厚度(諸如大約20 μm)。
[0049]—旦形成，就圖案化第一保護(hù)層109以形成開口并露出第一接觸焊盤107。在一個(gè)實(shí)施例中，可使用例如光刻掩模和蝕刻工藝來圖案化第一保護(hù)層109。在這種工藝中，第一光刻膠(在圖1中未單獨(dú)示出)被涂覆于第一保護(hù)層109，然后暴露給圖案化光源。光源照射第一光刻膠并引起第一光刻膠的特性變化，這種特性變化用于選擇性地去除第一保護(hù)層109的暴露部分或未暴露部分并露出第一保護(hù)層109。然后，在例如去除部分第一保護(hù)層109以露出第一接觸焊盤107的蝕刻工藝期間，第一光刻膠被用作掩模。一旦第一保護(hù)層109被圖案化，就可以使用例如灰化工藝來去除第一光刻膠。
[0050]圖1還示出了接合至第一