方向。如圖15所示，輸入用突起電極IBMPl呈長方形形狀，三條最上層布線TMl?TM3配置在所述輸入用突起電極IBMPl的下層。輸入用突起電極IBMPl通過埋入開口部CNTla的導電材料與最上層布線TMl電連接，而且，還利用埋入開口部CNTlb的導電材料與最上層布線TM3電連接。下面參考圖16，對上述的形成在輸入用突起電極IBMPl下層的器件結(jié)構(gòu)進行說明。
[0275]圖16所示的是沿圖15的A?A線剖開的剖面圖，為實施方式5中的半導體器件結(jié)構(gòu)的剖面圖。因為圖16所示的器件結(jié)構(gòu)基本上與圖14所示的器件結(jié)構(gòu)相同，所以下面只對不同之處進行說明。圖16所示的器件結(jié)構(gòu)與圖14所示的器件結(jié)構(gòu)的不同點，在三條最上層布線TM1、TM2、TM3與輸入用突起電極IBMPl的連接關(guān)系上。如圖16所示，輸入用突起電極IBMPl和兩個開口部CNTla以及CNTlb相連接。輸入用突起電極IBMPl與最上層布線TMl通過開口部CNTla電連接，輸入用突起電極IBMPl與最上層布線TM3通過開口部CNTlb電連接。其他器件結(jié)構(gòu)與圖14所示的器件結(jié)構(gòu)相同。如上所述形成了一個輸入用突起電極IBMP上連接兩個開口部CNTla以及CNTlb的器件結(jié)構(gòu)。
[0276](實施方式6)
[0277]在實施方式6中，對將構(gòu)成IXD驅(qū)動器的半導體芯片CHP2安裝到安裝基板(玻璃基板)的工序進行說明。首先，利用通常的半導體制造技術(shù)，在半導體襯底上形成MISFET等半導體元件，之后，在已形成有半導體元件的半導體襯底上形成多層布線。接著，在多層布線的最上層形成最上層布線以后，再形成覆蓋所述最上層布線的表面保護膜。之后，在表面保護膜上形成通到最上層布線的開口部，再填埋所述開口部并在表面保護膜上形成突起電極(輸入用突起電極和輸出用突起電極)。之后，通過切割半導體襯底，便能夠獲得圖4所示的個體化半導體芯片CHP2。
[0278]接下來，對將按上述形成的半導體芯片CHP2粘結(jié)并安裝在安裝基板(玻璃基板)上的工序進行說明。圖17所示的是將半導體芯片CHP2安裝到玻璃基板10上的情況(C0G:Chip On Glass)。如圖17所示，玻璃基板11安裝在玻璃基板10上，這樣便形成了 IXD的顯示部。IXD的顯示部附近的玻璃基板10上成為安裝IXD驅(qū)動器即半導體芯片CHP2的區(qū)域。輸入用突起電極IBMP和輸出用突起電極OBMP形成在半導體芯片CHP2上。輸入用突起電極IBMP和輸出用突起電極0ΒΜΡ，通過各向異性的導電薄膜(Anisotropic ConductiveFilm) ACF與形成在玻璃基板10上的電極1a(ΙΤ0電極)相連接。各向異性導電薄膜ACF為具有絕緣層12和金屬粒子13的結(jié)構(gòu)。
[0279]在所述工序中，使用相機C將半導體芯片CHP2和形成在玻璃基板10上的電極1a進行位置對準。在進行位置對準時，利用相機C確認形成在半導體芯片CHP2上的對準標記，來掌握半導體芯片CHP2的正確位置。
[0280]圖18所示的是利用相機C完成位置對準后，將半導體芯片CHP2安裝到各向異性導電薄膜ACF上后的剖面圖。此時，由于對半導體芯片CHP2和玻璃基板10進行了正確的位置對準，所以輸入用突起電極IBMP和輸出用突起電極OBMP形成在電極1a上。
[0281]接下來，如圖19所示，輸入用突起電極IBMP和輸出用突起電極OBMP以及電極10a，通過各向異性導電薄膜ACF相連接。各向異性導電薄膜ACF，是將具有導電性的細微金屬粒子混合到熱固性樹脂中并進行膜狀成型的薄膜。金屬粒子由直徑3微米到5微米的球體構(gòu)成，主要是從內(nèi)側(cè)開始形成鎳層和鍍金層，在最外側(cè)重疊上絕緣層而所形成的。在此狀態(tài)下，將半導體芯片CHP2安裝到玻璃基板10上時，各向異性導電薄膜ACF被夾在玻璃基板10的電極1a與半導體芯片CHP2的輸入用突起電極IBMP及輸出用突起電極OBMP之間。然后，利用加熱器等一邊加熱，一邊對半導體芯片CHP2加壓，由此則使壓力僅施加在對應于輸入用突起電極IBMP和輸出用突起電極OBMP的部位。因此，分散在各向異性導電薄膜ACF內(nèi)的金屬粒子將相互接觸并重合在一起，且相互擠壓。結(jié)果，通過金屬粒子在各向異性導電薄膜ACF中形成了導電路徑。由于位于未施加壓力的各向異性導電薄膜ACF部位的金屬粒子，支撐形成在金屬粒子表面的絕緣層，所以橫向排列的輸入用突起電極IBMP之間及橫向排列的輸出用突起電極OBMP之間的絕緣性得以維持。因此具有以下優(yōu)點。即:即使輸入用突起電極IBMP之間的間隔或者輸出用突起電極OBMP之間的間隔很窄，也能在不引起短路的情況下將半導體芯片CHP2安裝到玻璃基板10上。
[0282]接下來如圖20所示，玻璃基板10和柔性印刷基板(Flexible Printed Circuit)FPC也通過各向異性導電薄膜ACF相連接。在前述將安裝在玻璃基板10上的半導體芯片CHP2的過程中，輸出用突起電極OBMP與LCD的顯示部電連接，輸入用突起電極IBMP與柔性印刷基板FPC連接。
[0283]圖21所示的是IXD器件(液晶顯示器件15)的整體構(gòu)成圖。如圖21所示，IXD的顯示部14形成在玻璃基板上，并在顯示部14上顯示圖像。IXD驅(qū)動器即半導體芯片CHP2安裝在顯示部14附近的玻璃基板上。柔性印刷基板FPC安裝在半導體芯片CHP2附近；IXD驅(qū)動器即半導體芯片CHP2安裝在柔性印刷基板FPC和IXD的顯示部14之間。如前所述，便可將半導體芯片CHP2安裝在玻璃基板上，以及將LCD驅(qū)動器即半導體芯片CHP2安裝在液晶顯示器件15中。
[0284](實施方式7)
[0285]在實施方式7中，對輸出用突起電極、最上層布線以及輸出保護電路的平面配置方案進行說明。圖22所示的是將圖4所示的構(gòu)成LCD驅(qū)動器的半導體芯片CHP2的長邊LS2附近區(qū)域放大后的圖。
[0286]如圖22所示，靠近半導體芯片CHP2的內(nèi)部電路的輸出用突起電極OBMPl和靠近長邊LS2 —側(cè)的輸出用突起電極0BMP2呈交錯狀配置。多個輸出用突起電極OBMPl和輸出用突起電極0BMP2分別沿長邊LS2的方向(X方向)配置。輸出保護電路4配置在輸出用突起電極OBMPl和輸出用突起電極0BMP2下的半導體襯底上。圖2或圖3所示的多個保護電路用半導體元件形成在輸出保護電路4的區(qū)域，并分別與輸出用突起電極OBMPl和輸出用突起電極0BMP2電連接。輸出保護電路4，通過最上層布線TM5或者最上層布線TM6與輸出用突起電極OBMPl和輸出用突起電極0BMP2電連接。而且，最上層布線TM5或者最上層布線TM6，通過開口部CNT6、開口部CNT7與輸出用突起電極OBMPI和輸出用突起電極0BMP2相連接。
[0287]這里，輸出用突起電極0BMP2的開口部CNT7，不是設置在長邊LS2 —側(cè)，而是設置在離內(nèi)部電路近的位置。由此便能夠?qū)⒆钌蠈硬季€TM7(電源布線)(基準電位Vss)和最上層布線TM8(電源布線)(外部電源電位Vcc)回繞到半導體芯片CHP2的外周。也就是說，能夠有效地使用輸出保護電路4上部的區(qū)域，亦即輸出用突起電極0BMP2下部的區(qū)域。如前所述，在實施方式7的半導體芯片CHP2中，對輸出用突起電極OBMPl和輸出用突起電極0BMP2也進行了縮小芯片尺寸方面的改進。
[0288]也就是說，實施方式7的特征是:配置為交錯狀的多個輸出用突起電極，具有輸出用突起電極0BMP2和輸出用突起電極OBMPl，其中，輸出用突起電極0BMP2配置在靠近長邊LS2側(cè)的位置，輸出用突起電極OBMPl與輸出用突起電極0BMP2相比，配置在遠離長邊LS2的位置上。而且，最上層布線TM5形成在輸出用突起電極OBMPl下；最上層布線TM6形成在輸出用突起電極0BMP2下。此時，輸出用突起電極OBMPl通過形成在絕緣膜中的開口部CNT6與最上層布線TM5連接；輸出用突起電極0BMP2通過形成在絕緣膜中的開口部CNT7與最上層布線TM6連接。相對于輸出用突起電極OBMPl的中央位置來說，形成有開口部CNT6的位置更靠近長邊LS2 ;形成有開口部CNT7的位置，是比輸出用突起電極0BMP2的中央離長邊LS2更遠的位置。
[0289]此外，實施方式7中的輸出用突起電極OBMPl和輸出用突起電極0BMP2，與上述實施方式3所示的輸入用突起電極IBMP不同，多個輸出用突起電極0BMP2的開口部CNT7的位置完全相同；多個輸出用突起電極OBMPl的開口部CNT6的位置完全相同。即，多個輸入用突起電極IBMP形成在一條直線上，而有的開口部(例如圖8、圖9的開口部CNTl?CNT3)的位置不同。但是，多個輸出用突起電極OBMPl形成在一條直線上，開口部CNT6的位置相同。輸出用突起電極0BMP2形成在與輸出用突起電極OBMPI不同的一條直線上，開口部CNT7的位置相同。
[0290]如上所述，利用實施方式7中所公開的技術(shù)，可縮小半導體芯片CHP2的短邊方向的尺寸。
[0291]而且，在實施方式7中所公開的技術(shù)，也適用于上述其他實施方式。
[0292](實施方式8)
[0293]在實施方式8中，所舉的例子是將不形成半導體元件的虛設區(qū)域設置在與輸入用突起電極IBMPUIBMP2平面重合的區(qū)域的例子。圖23所示的是沿圖13中的A?A線剖開的剖面圖，即實施方式8的例子的剖面圖。
[0294]例如，在上述實施方式5中，所舉的例子是將內(nèi)部電路IU配置在與輸入用突起電極IBMP1、IBMP2平面重合的區(qū)域的例子。但并不限于此，與輸入用突起電極IBMP1、IBMP2平面重合的區(qū)域也可以是沒形成有半導體元件的虛設區(qū)域。虛設區(qū)域是由元件隔離區(qū)域STI隔離開的半導體襯底的區(qū)域，是不對半導體器件的電路動作做貢獻的區(qū)域。
[0295]圖23中，作為虛設區(qū)域之一例，列舉的是用以防止碟陷(dishing)的虛設圖案DP。所述虛設圖案DP是多個圖案分別形成為相同的形狀，并以相同的間距有規(guī)則地配置。
[0296]如上所述，在實施方式8中，也和上述實施方式5 —樣，能夠讓多個布線層通過輸入用突起電極IBMPl、IBMP2的下層。因此，可提高布線平面配置方案的自由度。
[0297]由于虛設圖案DP設在與輸入用突起電極IBMPl、IBMP2平面重合的區(qū)域，所以能夠提高各個布線層的平坦性。
[0298]此外，在實施方式8中所公開的技術(shù)，也適用于上述其他實施方式。
[0299]以上基于這些實施方式對本案發(fā)明人所完成的發(fā)明做了具體說明。但是，從各方面考慮，應該認為本次公開的實施方式及實施例只是舉例說明，并不作限定性解釋。另外，本發(fā)明的范圍并不是上述說明所示的內(nèi)容，而是由權(quán)利要求表示的內(nèi)容，還包括與權(quán)利要求的范圍等同以及此范圍內(nèi)的所有變更。
[0300]在本實施方式中，所舉的例子是液晶顯示用驅(qū)動器件OXD驅(qū)動器)，但并不限于此，本發(fā)明還可用于有機EL等其他顯示用的驅(qū)動器件。而且，本發(fā)明并不限于顯示用驅(qū)動器件，對其他半導體器件也適用。特別適用于半導體芯片是長方形形狀的情況。
[0301]產(chǎn)業(yè)上的可利用性
[0302]本發(fā)明能夠廣泛地應用于制造半導體器件的制造業(yè)。
【主權(quán)項】
1.一種半導體器件，包括: (a)具有一對長邊和一對短邊的大致矩形形狀的半導體襯底； (b)內(nèi)部電路，包括形成在所述半導體襯底之上的多個MISFET; (C)多個二極管，形成在所述半導體襯底之上，各個所述多個二極管被構(gòu)成為保護所述內(nèi)部電路免遭靜電破壞的保護電路； (d)第一絕緣膜，形成在所述半導體襯底之上以覆蓋所述多個MISFET和所述多個二極管；以及 (e)多個突起電極，形成在所述第一絕緣膜之上，所述多個突起電極沿所述一對長邊的第一長邊配置， 其中，所述多個突起電極是用于從外部器件接收輸入信號的突起電極， 其中，各個所述多個二極管被電連接在各個所述多個突起電極和所述內(nèi)部電路之間， 其中，所述多個突起電極包括第一突起電極和第二突起電極， 其中，所述多個二極管包括第一二極管和第二二極管， 其中，與所述第一突起電極電連接的所述第一二極管配置在與所述第一突起電極平面重合的位置上，并且 其中，與所述第二突起電極電連接的所述第二二極管配置在不與所述第二突起電極平面重合的位置上。2.如權(quán)利要求1所述的半導體器件， 其中，配置所述第二突起電極以與所述多個MISFET的部分平面重合。3.如權(quán)利要求1所述的半導體器件， 其中，所述第二二極管被配置成在沿平面視圖中的所述半導體襯底的所述一對短邊的第一方向上比所述多個突起電極更靠所述半導體襯底的內(nèi)側(cè)。4.如權(quán)利要求1所述的半導體器件，進一步包括: (f)其他多個二極管，形成在所述半導體襯底之上，各個所述其他多個二極管被構(gòu)成為保護所述內(nèi)部電路免遭靜電破壞的其他保護電路； (g)其他多個突起電極，形成在所述第一絕緣膜之上，所述其他多個突起電極沿所述一對長邊的第二長邊配置， 其中，所述其他多個突起電極是用于向另外的外部器件發(fā)送輸出信號的突起電極，并且 其中，各個所述其他多個二極管電連接在各個所述其他多個突起電極和所述內(nèi)部電路之間。5.如權(quán)利要求4所述的半導體器件， 其中，所述其他多個二極管被配置在與所述其他多個突起電極平面重合的位置上。6.如權(quán)利要求4所述的半導體器件， 其中，所述多個突起電極呈直線狀配置，所述其他多個突起電極呈交錯狀配置。7.如權(quán)利要求1所述的半導體器件， 其中，所述半導體器件為驅(qū)動液晶顯示器件的液晶顯示器件驅(qū)動器。8.一種半導體器件，包括: (a)具有一對長邊和一對短邊的大致矩形形狀的半導體襯底； (b)內(nèi)部電路，包括形成在所述半導體襯底之上的多個第一MISFET ; (c)多個第二MISFET，形成在所述半導體襯底之上，各個所述多個第二 MISFET被構(gòu)成為保護所述內(nèi)部電路免遭靜電破壞的保護電路； (d)第一絕緣膜，形成在所述半導體襯底之上以覆蓋所述多個第一MISFET和所述多個第二 MISFET ;以及 (e)多個突起電極，形成在所述第一絕緣膜之上，所述多個突起電極沿所述一對長邊的第一長邊配置， 其中，所述多個突起電極是用于從外部器件接收輸入信號的突起電極， 其中，各個所述多個第二 MISFET被電連接在各個所述多個突起電極和所述內(nèi)部電路之間， 其中，所述多個突起電極包括第一突起電極和第二突起電極， 其中，所述多個第二 MISFET包括第一 MISFET和第二 MISFET， 其中，與所述第一突起電極電連接的所述第一 MISFET配置在與所述第一突起電極平面重合的位置上，并且 其中，與所述第二突起電極電連接的所述第二 MISFET配置在不與所述第二突起電極平面重合的位置上。9.如權(quán)利要求8所述的半導體器件， 其中，配置所述第二突起電極以與所述多個MISFET的部分平面重合。10.如權(quán)利要求8所述的半導體器件， 其中，所述第二 MISFET被配置成在沿平面視圖中的所述半導體襯底的所述一對短邊的第一方向上比所述多個突起電極更靠所述半導體襯底的內(nèi)側(cè)。11.如權(quán)利要求8所述的半導體器件，進一步包括: (f)多個第三MISFET，形成在所述半導體襯底之上，各個所述多個第三MISFET被構(gòu)成為保護所述內(nèi)部電路免遭靜電破壞的其他保護電路； (g)其他多個突起電極，形成在所述第一絕緣膜之上，所述其他多個突起電極沿所述一對長邊的第二長邊配置， 其中，所述其他多個突起電極是用于向另外的外部器件發(fā)送輸出信號的突起電極，并且 其中，各個所述多個第三MISFET電連接在各個所述其他多個突起電極和所述內(nèi)部電路之間。12.如權(quán)利要求11所述的半導體器件， 其中，所述多個第三MISFET被配置在與所述其他多個突起電極平面重合的位置上。13.如權(quán)利要求11所述的半導體器件， 其中，所述多個突起電極呈直線狀配置，所述其他多個突起電極呈交錯狀配置。14.如權(quán)利要求8所述的半導體器件， 其中，所述半導體器件為驅(qū)動液晶顯示器件的液晶顯示器件驅(qū)動器。
【專利摘要】本發(fā)明公開了半導體器件。特別是提供一種在構(gòu)成LCD驅(qū)動器的長方形形狀的半導體芯片中，通過改進短邊方向的平面配置方案以縮短半導體芯片尺寸的技術(shù)。具體是：構(gòu)成LCD驅(qū)動器的半導體芯片CHP2中，多個輸入保護電路3a～3c布置在多個輸入用突起電極IBMP中的一部分輸入用突起電極IBMP的下層。另一方面，在多個輸入用突起電極IBMP中的其他的輸入用突起電極IBMP的下層不配置輸入保護電路3a～3c，而是配置有SRAM2a～2c(內(nèi)部電路)。
【IPC分類】H01L27/02, H01L23/498
【公開號】CN105070706
【申請?zhí)枴緾N201510407800
【發(fā)明人】鈴木進也, 幕田喜一
【申請人】瑞薩電子株式會社
【公開日】2015年11月18日
【申請日】2010年7月8日
【公告號】CN101964342A, CN101964342B, US8564127, US20110018129, US20140008793, US20150255452