一種降低sonos存儲器串聯(lián)電阻的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是指一種降低SONOS存儲器(本發(fā)明所涉及的SONOS存儲器是指一個基本的存儲單元由一個SONOS管和一個選擇管2個管子構(gòu)成的存儲器，簡稱2T)串聯(lián)電阻的方法。
【背景技術(shù)】
[0002]SONOS工藝是常見的一種存儲器制造工藝，廣泛應(yīng)用在卡類產(chǎn)品的設(shè)計中，是國內(nèi)卡類應(yīng)用的首選工藝。
[0003]由于成本以及競爭力等需求，F(xiàn)lash芯片面積越來越小，通常做法是在原有結(jié)構(gòu)上減小各個元件的尺寸，來達到減小整體面積的目的。典型的SONOS存儲器管芯結(jié)構(gòu)如圖1，包含字線BL，字線WL，第二字線WLS。要縮小SONOS管芯的面積，在X方向上，由于SONOS管的多晶硅(控制柵極)到選擇管的多晶硅(控制柵極)之間不落孔，同時也不存在隔離問題，所以減小多晶硅到多晶硅的距離(圖中的F)是最可行的方案。
[0004]但實際制程中由于有柵極側(cè)墻的存在，制程中SONOS管多晶硅到選擇管多晶硅間距變小，在形成柵極側(cè)墻步驟時會使得柵極側(cè)墻融合，從而導(dǎo)致此處柵極側(cè)墻偏厚很多，而后續(xù)的側(cè)墻蝕刻無法將融合的區(qū)域刻開(如圖2)，最后在源漏注入時，融合的柵極側(cè)墻會導(dǎo)致源漏注入不能注入到兩個多晶硅之間的區(qū)域.由于沒有注入，多晶硅之間會形成一塊高阻區(qū)域，而這塊高阻區(qū)域會大大降低電流，使得SONOS工作出現(xiàn)異常，從而對flash器件工作產(chǎn)生不好的影響。同時由于側(cè)墻蝕刻為整面蝕刻(無光刻板定義)，無法去除特定區(qū)域側(cè)墻。整體增加蝕刻則會改變正常區(qū)域側(cè)墻的形貌。如果要將多晶硅之間的側(cè)墻去除，則需要額外增加一塊光刻板。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種降低SONOS存儲器串聯(lián)電阻的方法，降低存儲器SONOS管與選擇管之間較高的串聯(lián)電阻的問題。
[0006]為解決上述問題，本發(fā)明所述的一種降低SONOS存儲器串聯(lián)電阻的方法，包含:
[0007]第I步，在硅襯底上形成柵氧化層及多晶硅柵極，在多晶硅柵極上形成氮化硅，以及形成柵極側(cè)墻；
[0008]第2步，涂覆光刻膠，利用氮化硅光刻的掩膜版將選擇管多晶硅與SONOS管多晶硅側(cè)墻發(fā)生融合的區(qū)域定義出來；
[0009]第3步，進行多晶硅上接觸孔區(qū)域氮化硅的刻蝕；
[0010]第4步，去除光刻膠；
[0011]第5步，去除側(cè)墻融合區(qū)域的氮化硅。
[0012]進一步地，所述第3步中，氮化硅刻蝕采用干法，由于各側(cè)墻融合程度不同，氮化硅刻蝕不能保證將多晶硅之間的側(cè)墻完全去除。
[0013]進一步地，所述第5步，去除氮化硅采用磷酸的濕法刻蝕，確保側(cè)墻融合區(qū)域的氮化娃完全去除O
[0014]進一步地，采用磷酸濕法刻蝕時，器件其他區(qū)域有源漏注入前形成的氧化硅層保護，不受影響。
[0015]本發(fā)明所述的一種降低SONOS存儲器串聯(lián)電阻的方法，對工藝順序進行了調(diào)整，將多晶硅上接觸孔區(qū)域的氮化硅刻蝕移到側(cè)墻刻蝕及SPOX之后，利用多晶硅上氮化硅刻蝕的掩膜版將SONOS多晶硅與選擇管多晶硅之間定義出來，氮化硅刻蝕只開在需要落孔的多晶硅上，解決了選擇管側(cè)墻與SONOS側(cè)墻之間融合的問題，在進行源漏注入時原融合區(qū)域也能得到注入，降低了器件的串聯(lián)電阻。
【附圖說明】
[0016]圖1是2T SONOS存儲器管芯結(jié)構(gòu)示意圖。
[0017]圖2是2T SONOS存儲器側(cè)墻融合示意圖。
[0018]圖3是采用多晶硅上氮化硅刻蝕掩膜版定義側(cè)墻融合區(qū)域。
[0019]圖4是采用濕法刻蝕去除氮化硅。
[0020]圖5是本發(fā)明方法流程圖。
【具體實施方式】
[0021]下面結(jié)合附圖列舉一實施例說明如下。
[0022]本發(fā)明所述的一種降低SONOS存儲器串聯(lián)電阻的方法，包含:
[0023]第I步，在硅襯底上形成柵氧化層及多晶硅柵極，在多晶硅柵極上形成氮化硅；以及形成柵極側(cè)墻。
[0024]第2步，涂覆光刻膠，利用氮化硅光刻的掩膜版將選擇管多晶硅與SONOS管多晶硅側(cè)墻發(fā)生融合的區(qū)域定義出來，如圖3所示。
[0025]第3步，進行多晶硅上接觸孔區(qū)氮化硅的刻蝕；氮化硅刻蝕采用干法，由于各側(cè)墻融合程度不同，氮化硅刻蝕不能保證將多晶硅之間的側(cè)墻完全去除。
[0026]第4步，去除光刻膠。
[0027]第5步，去除側(cè)墻融合區(qū)域的氮化硅。去除氮化硅采用磷酸的濕法刻蝕，確保側(cè)墻融合區(qū)域的氮化硅完全去除。如圖4所示。磷酸濕法刻蝕時，器件其他區(qū)域因為有源漏注入前形成的氧化硅的保護，不受影響。
[0028]本發(fā)明將多晶硅上接觸孔區(qū)氮化硅刻蝕移到側(cè)墻刻蝕及源漏注入前的氧化硅淀積工藝之后，利用多晶硅上接觸孔區(qū)氮化硅刻蝕的掩膜版將側(cè)墻融合區(qū)域定義出來，在工藝上有如下的需要注意的要點:
[0029]1.多晶硅上接觸孔區(qū)氮化硅刻蝕掩膜版將SONOS存儲陣列中側(cè)墻融合區(qū)域定義，由于多晶硅間距縮小，則多晶硅上接觸孔區(qū)氮化硅刻蝕層次的最小尺寸隨之變動，這對光刻有較高要求。多晶硅上接觸孔區(qū)氮化硅刻蝕層次設(shè)計規(guī)則要相應(yīng)變動，同時生產(chǎn)中也許需要用到更高等級的掩膜版。
[0030]2.多晶硅上接觸孔區(qū)氮化硅刻蝕由單純氮化硅刻蝕改為氧化硅和氮化硅刻蝕。
[0031]3.去膠后磷酸濕法刻蝕對多晶硅上氮化硅以及側(cè)墻有一定的過刻蝕:
[0032]由于多晶硅上氮化硅打開的區(qū)域(0.27 μm)遠大于將來孔的區(qū)域(0.17 μm)，多晶硅上氮化硅不存在過刻蝕問題。
[0033]多晶硅之間側(cè)墻的過刻蝕，由于此處不會落孔，所以也無影響。
[0034]以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種降低SONOS存儲器串聯(lián)電阻的方法，其特征在于:包含: 第I步，在硅襯底上形成柵氧化層及多晶硅柵極，在多晶硅柵極上形成氮化硅，以及形成柵極側(cè)墻； 第2步，涂覆光刻膠，利用氮化硅光刻的掩膜版將選擇管多晶硅與SONOS管多晶硅側(cè)墻發(fā)生融合的區(qū)域定義出來； 第3步，進行多晶硅上接觸孔區(qū)氮化硅刻蝕； 第4步，去除光刻膠， 第5步，去除側(cè)墻融合區(qū)域的氮化硅。2.如權(quán)利要求1所述的降低SONOS存儲器串聯(lián)電阻的方法，其特征在于:所述第3步中，氮化硅刻蝕采用干法，由于各側(cè)墻融合程度不同，氮化硅刻蝕不能保證將多晶硅之間的側(cè)墻完全去除。3.如權(quán)利要求1所述的降低SONOS存儲器串聯(lián)電阻的方法，其特征在于:所述第5步，去除氮化硅采用磷酸的濕法刻蝕，確保側(cè)墻融合區(qū)域的氮化硅完全去除。4.如權(quán)利要求3所述的降低SONOS存儲器串聯(lián)電阻的方法，其特征在于:所述采用磷酸濕法刻蝕時，器件其他區(qū)域有源漏注入前形成的氧化硅保護，不受影響。
【專利摘要】本發(fā)明公開了一種降低SONOS存儲器串聯(lián)電阻的方法，包含：第1步，在硅襯底上形成柵氧化層及多晶硅柵極，在多晶硅柵極上形成氮化硅；第2步，涂覆光刻膠，利用氮化硅光刻的掩膜版將選擇管多晶硅與SONOS管多晶硅側(cè)墻發(fā)生融合的區(qū)域定義出來；第3步，進行多晶硅上接觸孔區(qū)氮化硅刻蝕；第4步，去除光刻膠；第5步，去除側(cè)墻融合區(qū)域的氮化硅。本發(fā)明將多晶硅上接觸孔區(qū)氮化硅刻蝕層次位置移到側(cè)墻刻蝕及源漏注入前的氧化硅形成步驟之后，利用氮化硅刻蝕掩膜版將SONOS多晶硅與選擇管多晶硅之間定義出來，解決了選擇管側(cè)墻與SONOS側(cè)墻之間融合的問題，在進行源漏注入時原融合區(qū)域也能得到注入，降低了器件的串聯(lián)電阻。
【IPC分類】H01L21/306, H01L27/115, H01L21/8247
【公開號】CN105070718
【申請?zhí)枴緾N201510505846
【發(fā)明人】趙鵬, 劉凱, 張可剛, 陳華倫
【申請人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年11月18日
【申請日】2015年8月18日