芯片制造工藝和芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及芯片制造技術(shù)領(lǐng)域，更具體地，涉及一種芯片制造工藝和芯片。
【背景技術(shù)】
[0002]晶圓級封裝(WLP)是一項先進的芯片封裝技術(shù)，隨著半導體產(chǎn)品對開發(fā)周期縮短、成本降低、尺寸減小的市場要求越來越高，因而對芯片制造工藝也提出了更高的要求。
[0003]如圖1所示，現(xiàn)有技術(shù)中普遍存在的芯片為標準四層封裝結(jié)構(gòu)。具有四層封裝結(jié)構(gòu)的芯片包括襯底60’、焊墊20’、晶圓鈍化層10’、絕緣層70’、金屬層30’、封裝鈍化層40’、球下金屬層80’和焊球50’，其中，焊墊20’設置在襯底60’上，晶圓鈍化層10’設置在焊墊20’和襯底60’上，晶圓鈍化層10’具有的第一通孔11’，焊墊20’的一部分暴露在第一通孔11’處，絕緣層70’設置在晶圓鈍化層10’上，且絕緣層70’具有第三通孔71’，第三通孔71’為第一通孔11’的一部分，且焊墊20’的一部分暴露在第三通孔71’處，金屬層30’設置在絕緣層70’上，且金屬層30’通過第三通孔71’與焊墊20’電連接，封裝鈍化層40’設置在金屬層30’上，且封裝鈍化層40’具有第二通孔41’，金屬層30’的一部分暴露在第二通孔41’處，球下金屬層80’設置在封裝鈍化層40’上，且球下金屬層80’通過第二通孔41’與金屬層30’電連接，焊球50’與球下金屬層80’電連接。其中，絕緣層70’是用于晶圓表面平坦化的絕緣層；金屬層30’用于連接焊墊20’和球下金屬層80’;封裝鈍化層40’是作用于金屬層30’的絕緣層；球下金屬層80’用于將金屬層30’和焊球50’連接。
[0004]由于四層封裝結(jié)構(gòu)層數(shù)過多，因而導致芯片制造工藝復雜、繁冗、生產(chǎn)成本高、生產(chǎn)周期長、芯片體積大等問題。
[0005]現(xiàn)有技術(shù)中已有為了減小芯片體積而提出的僅有兩層封裝結(jié)構(gòu)的芯片。在具有兩層封裝結(jié)構(gòu)的芯片中，晶圓鈍化層與金屬層直接接觸。由于晶圓鈍化層的表面凹凸不平，因而導致金屬沉積在晶圓鈍化層上時，很難完全添滿晶圓鈍化層的凹槽，使金屬層與晶圓鈍化層間留有空洞，從而導致金屬層設置不穩(wěn)、易松動的問題。另外，金屬層會沿著晶圓鈍化層的凹槽向外延伸，容易與周圍的金屬層接觸而短路，影響芯片的成品質(zhì)量。

【發(fā)明內(nèi)容】

[0006]本申請旨在提供一種芯片制造工藝和芯片，以解決現(xiàn)有技術(shù)中芯片存在易短路、成品質(zhì)量差的問題。
[0007]為解決上述技術(shù)問題，根據(jù)本申請的一個方面，提供了一種芯片制造工藝，包括對晶圓鈍化層進行平坦化處理。
[0008]進一步地，對晶圓鈍化層進行平坦化處理包括:步驟S1:沉積以得到晶圓鈍化層的基礎(chǔ)晶圓鈍化層；步驟S2:在基礎(chǔ)晶圓鈍化層上進一步沉積以得到第一增厚晶圓鈍化層；步驟S3:對第一增厚晶圓鈍化層進行研磨。
[0009]進一步地，對晶圓鈍化層進行平坦化處理還包括在步驟S3之后的:步驟S4:再進一步沉積以得到第二增厚晶圓鈍化層；步驟S5:對第二增厚晶圓鈍化層進行研磨。
[0010]進一步地，第一增厚晶圓鈍化層為氧化硅。
[0011]進一步地，芯片制造工藝還包括在對晶圓鈍化層進行平坦化處理后的:步驟SlO:對晶圓鈍化層進行刻蝕，以得到第一通孔，芯片的焊墊的一部分暴露在第一通孔處；步驟S20:在晶圓鈍化層上沉積金屬層，金屬層通過第一通孔與焊墊電連接。
[0012]進一步地，芯片制造工藝還包括在步驟S20之后的:步驟S30:在金屬層上沉積封裝鈍化層；步驟S40:對沉積封裝鈍化層進行刻蝕，以得到第二通孔，金屬層的一部分暴露在第二通孔處；步驟S50:在第二通孔處植入焊球，焊球通過第二通孔與金屬層電連接。
[0013]進一步地,晶圓鈍化層的厚度大于I微米。
[0014]進一步地，第一增厚晶圓鈍化層的厚度大于基礎(chǔ)晶圓鈍化層厚度的三分之一。
[0015]進一步地，金屬層的厚度為7.2至10.8微米。
[0016]進一步地，封裝鈍化層的厚度為8.2至11.8微米。
[0017]根據(jù)本申請的另一個方面，提供了一種芯片，芯片是上述的芯片制造工藝制造而成的。
[0018]本申請中的芯片制造工藝包括對晶圓鈍化層進行平坦化處理的步驟。由于對晶圓鈍化層進行平坦化處理后，晶圓鈍化層的表面更為平坦、凹凸感降低、細小凹槽得以消除，因而使得沉積在晶圓鈍化層上的金屬層與晶圓鈍化層連接更加穩(wěn)固、均勻，從而避免金屬層松動，并解決了金屬層沿著晶圓鈍化層的凹槽向外延伸與周圍金屬層導通而導致芯片短路的問題，進而保證了芯片的成品質(zhì)量和使用可靠性。同時，本申請中的芯片制造工藝具有工藝簡單、制造可靠性高的特點。
【附圖說明】
[0019]構(gòu)成本申請的一部分的附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當限定。在附圖中:
[0020]圖1示意性示出了現(xiàn)有技術(shù)中的芯片的結(jié)構(gòu)示意圖；
[0021]圖2示意性示出了本申請中的芯片制造工藝的流程圖；
[0022]圖3示意性示出了本申請中的襯底、焊墊和晶圓鈍化層的連接關(guān)系示意圖；
[0023]圖4示意性示出了本申請中的襯底、焊墊、晶圓鈍化層和金屬層的連接關(guān)系示意圖；
[0024]圖5示意性示出了本申請中的襯底、焊墊、晶圓鈍化層、金屬層和封裝鈍化層的連接關(guān)系不意圖；
[0025]圖6示意性示出了本申請中的一個優(yōu)選的實施方式中芯片的結(jié)構(gòu)示意圖；以及
[0026]圖7示意性示出了本申請中的另一個優(yōu)選的實施方式中芯片的結(jié)構(gòu)示意圖。
[0027]圖中附圖標記:10、晶圓鈍化層；11、第一通孔；20、焊墊；30、金屬層；40、封裝鈍化層；41、第二通孔；50、焊球；60、襯底；80、球下金屬層；10’、晶圓鈍化層；11’、第一通孔；20，、焊墊;30’、金屬層;40’、封裝鈍化層;41’、第二通孔;50’、焊球;60，、襯底;70’、絕緣層；71’、第三通孔；80’、球下金屬層。
【具體實施方式】
[0028]以下結(jié)合附圖對本申請的實施例進行詳細說明，但是本申請可以由權(quán)利要求限定和覆蓋的多種不同方式實施。
[0029]為了解決【背景技術(shù)】中所指出的芯片存在易短路、成品質(zhì)量差的問題，本申請?zhí)峁┝艘环N芯片制造工藝。如圖2至圖7所示，芯片制造工藝包括對晶圓鈍化層10進行平坦化處理。由于對晶圓鈍化層10進行平坦化處理后，晶圓鈍化層10的表面更為平坦、凹凸感降低、細小凹槽得以消除，因而使得沉積在晶圓鈍化層10上的金屬層30與晶圓鈍化層10連接更加穩(wěn)固、均勻，從而避免金屬層30松動，并解決了金屬層30沿著晶圓鈍化層10的凹槽向外延伸與周圍金屬層導通而導致芯片短路的問題，進而保證了芯片的成品質(zhì)量和使用可靠性。同時，本申請中的芯片制造工藝具有工藝簡單、制造可靠性高的特點。
[0030]優(yōu)選地，晶圓鈍化層10的厚度大于I微米。由于晶圓鈍化層10的厚度大于I微米，因而為晶圓鈍化層10進行平坦化處理預留有足夠的處理空間，從而避免處理后的晶圓鈍化層10過薄或漏電等問題。
[0031]本申請中的對晶圓鈍化層10進行平坦化處理包括:步驟S1:沉積以得到晶圓鈍化層10的基礎(chǔ)晶圓鈍化層；步驟S2:在基礎(chǔ)晶圓鈍化層上進一步沉積以得到第一增厚晶圓鈍化層；步驟S3:對第一增厚晶圓鈍化層進行研磨。
[0032]優(yōu)選地，第一增厚晶圓鈍化層的厚度大于基礎(chǔ)晶圓鈍化層厚度的三分之一。由于第一增厚晶圓鈍化層的厚度大于基礎(chǔ)晶圓鈍化層厚度的三分之一，因而為研磨第一增厚晶圓鈍化層預留有足夠的處理空間，從而保證經(jīng)沉積、研磨后得到的晶圓鈍化層10的表面更為平坦、凹凸感降低、細小凹槽得以消除。
[0033]在步驟SI中沉積以得到晶圓純化層10的基礎(chǔ)晶圓純化層，以使晶圓純化層10完全覆蓋襯底60和焊墊20，從而使得晶圓鈍化層10成為襯底60和焊墊20的保護層，從而避免因襯底60或焊墊20部分裸露而導致上層金屬層30與襯底60上的另一金屬層導通，進而避免了芯片短路、保證了芯片的使用可靠性。
[0034]在步驟S2中需要在基礎(chǔ)晶圓鈍化層的基礎(chǔ)上進一步沉積以得到第一增厚晶圓鈍化層。由于形成有第一增厚晶圓鈍化層，因而在步驟S3中對第一增厚晶圓鈍化層進行研磨后，會使晶圓鈍化層10的表面在研磨后具有平坦、光滑的特點，從而消除細小凹槽，保證了金屬層30與晶圓鈍化層10的貼合度和連接可靠性，進而消除了芯片短路的隱患。在研磨第一增厚晶圓鈍化層時，一般不會傷及最先形成的基礎(chǔ)晶圓鈍化層，但是在某些情況下，如果需要進一步深度研磨，仍會對基礎(chǔ)晶圓鈍化層的表層進行研磨。
[0035]本申請中的對晶圓鈍化層10進行平坦化處理還包括在步驟S3之后的:步驟S4:再進一步沉積以得到第二增厚晶圓鈍化層；步驟S5:對第二增厚晶圓鈍化層進行研磨。在步驟S4中需要在已經(jīng)經(jīng)過打磨后的晶圓鈍化層10上進一步沉積以得到第二增厚晶圓鈍化層。由于形成有第二增厚晶圓鈍化層，因而在步驟S5中對第二增厚晶圓鈍化層進行研磨后，會使晶圓鈍化層10的表面在研磨后更加平坦、光滑，從而進一步完全消除細小凹槽，保證了金屬層30與晶圓鈍化層10的貼合度和連接可靠性，進而消除了芯片短路的隱患。在研磨第二增厚晶圓鈍化層時一般有兩種情況:第一種情況下僅對第二晶圓鈍化層進行研磨；第二種情況下，如果需要進一步深度研磨時，需要對第二晶圓鈍化層和第一晶圓鈍化層都進行研磨。
[0036]優(yōu)選地，第一增厚晶圓鈍化層為氧化硅。同樣地，第二增厚晶圓鈍化層為氧化硅。由于氧化硅具有質(zhì)地緊密、易研磨的特點，因而沉積氧化硅后再進行研磨，可以得到平坦、光滑的晶圓鈍化層10，從而保證芯片的使用可靠性。
[0037]當然，本申請中的對晶圓鈍化層10進行平坦化處理還包括在步驟S5之后的步驟S6:對晶圓鈍化層10進行固化和清除浮渣處理。由于對晶圓鈍化層10進行固化和清除浮渣處理，因而保證了晶圓鈍化層10與金屬層30的連接可靠性。
[003