基于納米孿晶銅的凸點下金屬層及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體封裝領(lǐng)域，特別是涉及一種基于納米孿晶銅的凸點下金屬層及其制備方法。
【背景技術(shù)】
[0002]更高的I/O數(shù)，更高的封裝密度，更小尺寸的封裝結(jié)構(gòu)，更可靠的性能，是當(dāng)前集成電路封裝的一大趨勢。圓片級芯片尺寸封裝(WLCSP)、3D堆疊封裝(3D IC packaging)、以及POP (packaging on packaging)等封裝形式，都是這一趨勢的具體表現(xiàn)。
[0003]凸點下金屬層(under bump metallizat1n, UBM)是實現(xiàn)芯片和外界電氣和機械連接的關(guān)鍵結(jié)構(gòu)，一般依次由粘附層、阻擋層、潤濕層等金屬或合金構(gòu)成。由于其尺寸相對較小、結(jié)構(gòu)復(fù)雜、容易引起應(yīng)力集中、具有較大的內(nèi)應(yīng)力、內(nèi)部容易形成脆性金屬間化合物(IMC)等原因，UBM對封裝器件的可靠性具有重大影響，一直是業(yè)界研究的重點。
[0004]銅由于良好的電學(xué)性能和較低的成本，是UBM阻擋層和潤濕層的主要的材料。但Cu和當(dāng)前的錫基無鉛焊料在回流過程中生成的Cu6Sn5、Cu3Sn等金屬間化合物IMC，不良的IMC形態(tài)(如大于4um、結(jié)構(gòu)粗大等)將會嚴(yán)重影響焊接性能。美國專利2004/0217482使用4-8微米級的厚銅，但厚銅會導(dǎo)致更大的熱應(yīng)力和孔洞。中國專利CN 102456657在銅上增加一層鎳，以控制IMC生長速率。然而，包括鎳層的UBM結(jié)構(gòu)容易遇到與鎳的焊接能力差和鎳層中固有的殘余應(yīng)力相關(guān)的問題。也有美國專利公開了在焊料凸塊和鎳層之間形成另一銅或金層，以增加該UBM結(jié)構(gòu)的可浸潤性和可接合性。然而，這種方案的成本非常高，并不利于生產(chǎn)成本的降低。
[0005]鑒于上述問題，有必要提供一種新的UBM工藝，以克服現(xiàn)有技術(shù)的上述缺陷。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種基于納米孿晶銅的凸點下金屬層及制備方法，用于解決現(xiàn)有技術(shù)中凸點下金屬層的電學(xué)性能及機械性能不理想的問題。
[0007]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于納米孿晶銅的凸點下金屬層的其制備方法，包括步驟:1)形成凸點下金屬層粘附層；2)于所述粘附層上形成納米孿晶銅層。
[0008]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的其制備方法的一種優(yōu)選方案，步驟2)中，采用氣相沉積工藝或濺射工藝制備所述納米孿晶銅層。
[0009]優(yōu)選地，采用氣相沉積工藝或濺射工藝制備所述納米孿晶銅層后，還包括采用電鍍工藝或化學(xué)鍍工藝進一步增加所述納米孿晶銅層的厚度的步驟。
[0010]進一步地，所述電鍍工藝采用的電解液為硫酸銅純?nèi)芤骸⑷ルx子水及硫酸的混合液，其PH為0.5-1.5，采用的脈沖電流密度為7?70mA/cm2，導(dǎo)通時間為I?10ms，關(guān)閉時間為 90-200ms。
[0011]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的其制備方法的一種優(yōu)選方案，所述納米孿晶銅層的厚度為Ium?10um，其中，所述納米孿晶銅層中晶粒為柱狀晶晶粒，柱狀晶晶粒內(nèi)部為孿晶片，并貫穿整個晶粒，孿晶片的孿晶面與芯片表面大致平行。
[0012]進一步地，所述孿晶片的厚度為30?lOOnm，所述柱狀晶的直徑為2?10um。
[0013]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的其制備方法的一種優(yōu)選方案，還包括步驟3)，于所述納米孿晶銅層上方制備凸點或銅柱，然后通過濕法腐蝕或干法刻蝕去除多余納米孿晶銅層以及粘附層；或者先通過濕法腐蝕或干法刻蝕去除多余納米孿晶銅層以及粘附層，然后再于剩余的納米孿晶銅層上方制備凸點或銅柱。
[0014]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的其制備方法的一種優(yōu)選方案，步驟I)中，采用蒸發(fā)工藝或濺射工藝制備所述粘附層，所述粘附層包括T1、TiW、TiW/Cu、TiW/Au、V、N1、Cr的一種或任意兩種以上的組合。
[0015]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的其制備方法的一種優(yōu)選方案，步驟I)包括步驟:1-1)提供一基底，于所述基底上形成鈍化層；1-2)于所述鈍化層上形成介電層；1_3)于所述介電層上形成凸點下金屬層粘附層。
[0016]進一步地，所述介電層為高分子介電層，包括BCB及PI中的一種。
[0017]本發(fā)明還提供一種基于納米孿晶銅的凸點下金屬層，包括粘附層以及位于所述粘附層之上的納米孿晶銅層。
[0018]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，所述納米孿晶銅層的厚度為Ium?10um，其中，所述納米李晶銅層中晶粒為柱狀晶晶粒，柱狀晶晶粒內(nèi)部為孿晶片，并貫穿整個晶粒，孿晶片的孿晶面與芯片表面大致平行。
[0019]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，所述孿晶片的厚度為30?100nm，所述柱狀晶的直徑為2?10um。
[0020]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，還包括位于所述納米孿晶銅層之上的凸點或銅柱。
[0021]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，所述粘附層包括Ti, Tiff, TiW/Cu、TiW/Au、V、N1、Cr的一種或任意兩種以上的組合。
[0022]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，所述粘附層及納米孿晶銅層形成于一基底之上，且所述基底及粘附層之間還形成有鈍化層以及介電層。
[0023]作為本發(fā)明的基于納米孿晶銅的凸點下金屬層的一種優(yōu)選方案，所述介電層為高分子介電層，包括BCB及PI中的一種。
[0024]如上所述，本發(fā)明提供一種基于納米孿晶銅的凸點下金屬層及制備方法，所述凸點下金屬層UBM包括粘附層以及位于所述粘附層之上的納米孿晶銅層。UBM是芯片封裝應(yīng)力最大的地方之一，往往容易先行失效。本發(fā)明通過在UBM層中引入納米孿晶銅，可以利用納米孿晶銅對裂紋擴展的阻擋作用，極大地提高封裝的疲勞特性。同時，納米孿晶銅對柯肯達爾空洞形成具有抑制作用，提高了焊接力學(xué)強度和抗電迀移特性。納米孿晶銅在本實例形成過程中，是一種柱狀晶結(jié)構(gòu)，孿晶片層平行于芯片表面，從而可以減少凸點中其他成分如Sn的晶界擴散，因此具有更好的擴散阻擋效果。
【附圖說明】
[0025]圖1a?圖1e顯示為本發(fā)明的基于納米孿晶銅的凸點下金屬層以及凸點的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0026]圖2a?圖2c顯示為本發(fā)明的基于納米孿晶銅的凸點下金屬層以及銅柱的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0027]元件標(biāo)號說明
[0028]11芯片基體
[0029]12有源區(qū)
[0030]13鈍化層
[0031]14有機介電層
[0032]15凸點下金屬層UBM
[0033]15-1粘附層
[0034]15-2擴散阻擋/潤濕層
[0035]15-31孿晶晶界
[0036]15-32、15-33柱狀晶晶粒
[0037]15-41、15-42柱狀晶晶界
[0038]16電極焊點
[0039]17銅柱
[0040]18錫柱
[0041]18a錫球
[0042]19凸點
[0043]20光刻膠
【具體實施方式】