半浮柵晶體管結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體制造技術(shù)領(lǐng)域,具體而言,涉及一種半浮柵晶體管結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]非揮發(fā)性存儲器是指芯片在沒有供電的情況下,數(shù)據(jù)仍能被保存而不會被丟失。這種器件的數(shù)據(jù)寫入或擦寫都需要有電流通過一層厚度僅為幾納米的氧化硅介質(zhì),因此需要較高的操作電壓(?20V)及較長的時間(微秒級)。
[0003]張衛(wèi)等人最新提出將隧穿場效應(yīng)晶體管(TFET)和浮柵器件結(jié)合起來,從而構(gòu)成了一種全新的“半浮柵”結(jié)構(gòu)的器件,如圖1所示,該器件被稱為“半浮柵晶體管” (Sem1-Floating gate transistor, SFG),并且在2013年8月9日在美國《科學(xué)》雜志上發(fā)表了該研究成果。相較傳統(tǒng)的浮柵晶體管的擦寫操作是通過外加高電壓來控制電子隧穿過絕緣介質(zhì)層,半浮柵晶體管采用了硅體內(nèi)TFET的量子隧穿效應(yīng)、以及采用pn結(jié)二極管來替代傳統(tǒng)的氧化硅數(shù)據(jù)擦寫窗口,從而可以將操作電壓降低至2V,數(shù)據(jù)的單次擦、寫操作時間可達(dá)到1.3納秒級。
[0004]圖2至圖7示出了現(xiàn)有技術(shù)中執(zhí)行上述半浮柵晶體管的制作方法各步驟后的器件剖面結(jié)構(gòu)示意圖,具體流程如下:
[0005]執(zhí)行步驟SI’,在襯底100’中形成圖2所示的N阱區(qū)101’,并在襯底100’表面上形成圖2所示的柵氧化層200’ ;
[0006]執(zhí)行步驟S2’,對圖2中的柵氧化層200’和襯底100’進(jìn)行刻蝕形成圖3所示的凹槽 201,;
[0007]執(zhí)行步驟S3’,在圖3所示的柵氧化層200’上和凹槽201’中沉積形成圖4所示的P型多晶硅層300’,其中的P型多晶硅層與N阱區(qū)之間形成pn結(jié)二極管。
[0008]執(zhí)行步驟S4’,對圖4所示的P型多晶硅層300’進(jìn)行刻蝕形成具有圖5所示剖面結(jié)構(gòu)的器件;
[0009]執(zhí)行步驟S5’,在圖5所示的P型多晶硅層300’上沉積形成圖6所示的ONO層400’和N型多晶娃層500’,其中ONO層400’為氧化娃層、氮化娃層和氧化娃層形成的三明治結(jié)構(gòu);
[0010]執(zhí)行步驟S6’,對圖6所示的N型多晶硅層500’和ONO層400’依次進(jìn)行刻蝕,形成圖7所示的半浮柵晶體管剖面結(jié)構(gòu)。
[0011]但是,上述工藝形成凹槽時,在完成對柵氧化層的刻蝕之后還要繼續(xù)對襯底進(jìn)行刻蝕,使部分浮柵設(shè)置在襯底中,但是該刻蝕過程對襯底的晶格結(jié)構(gòu)造成了破壞,導(dǎo)致半浮柵晶體管的漏電流和功耗增加。此外,上述刻蝕過程中,光刻機(jī)能力決定了半浮柵晶體管pn結(jié)二極管尺寸的最小線寬,因此,上述工藝難以進(jìn)一步縮小半浮柵晶體管的尺寸。而且,在形成N阱區(qū)之后,刻蝕形成凹槽時,N阱區(qū)的邊界不容易確定,因而光刻時掩膜板的對準(zhǔn)精度難以確定,有可能會影響溝道的大小,因此,難以形成有效的pn結(jié)二極管。上述半浮柵晶體管雖然具有上述優(yōu)勢,但是采用如上所描述的工藝形成的pn結(jié)二極管尺寸大于0.5微米,這是難以適用于集成度越來越高的半導(dǎo)體工藝的。因此,如何有效地將半浮柵晶體管的尺寸隨半導(dǎo)體工藝的進(jìn)步而不斷縮小,提升數(shù)據(jù)存儲密度成為該技術(shù)走向大量生產(chǎn)的關(guān)鍵。
【發(fā)明內(nèi)容】
[0012]本申請旨在提供一種半浮柵晶體管結(jié)構(gòu)及其制作方法,以解決刻蝕過程對襯底的晶格結(jié)構(gòu)造成了破壞,導(dǎo)致半浮柵晶體管結(jié)構(gòu)的漏電流和功耗增加的問題。
[0013]為了實(shí)現(xiàn)上述目的,根據(jù)本申請的一個方面,提供了一種半浮柵晶體管結(jié)構(gòu),該半浮柵晶體管結(jié)構(gòu)包括:襯底,具有相互隔離的第一 N阱區(qū)和第二 N阱區(qū);柵氧化層,設(shè)置在襯底的表面上,具有間隔槽,間隔槽設(shè)置在第一 N阱區(qū)所在襯底的表面上;浮柵,設(shè)置在襯底的表面上,且內(nèi)部摻雜有P型雜質(zhì)離子,浮柵包括:第一浮柵部,充滿間隔槽設(shè)置;第二浮柵部,與第一浮柵部一體設(shè)置,且設(shè)置在第一浮柵部以及裸露的柵氧化層的表面上。
[0014]進(jìn)一步地,上述半浮柵晶體管結(jié)構(gòu)還包括設(shè)置在襯底中的N型重?fù)诫s區(qū),N型重?fù)诫s區(qū)與第一浮柵部形成pn結(jié)結(jié)構(gòu)。
[0015]進(jìn)一步地,上述N型重?fù)诫s區(qū)中N型離子的濃度為115?102°/cm3,浮柵中P型雜質(zhì)離子的濃度為115?1021/cm3。
[0016]進(jìn)一步地,上述第一 N阱區(qū)對應(yīng)間隔槽的位置具有凹槽,浮柵還包括與第一浮柵部一體設(shè)置的第三浮柵部,N型重?fù)诫s區(qū)圍繞第三浮柵部設(shè)置。
[0017]進(jìn)一步地,上述半浮柵晶體管結(jié)構(gòu)還包括:層間隔離層,設(shè)置在浮柵的遠(yuǎn)離襯底的表面上;控制柵,設(shè)置在層間隔離層的遠(yuǎn)離襯底的表面上。
[0018]進(jìn)一步地,上述控制柵中摻雜有濃度為115?12Vcm3的N型雜質(zhì)離子或P型雜質(zhì)離子。
[0019]根據(jù)本申請的另一方面,提供了一種半浮柵晶體管結(jié)構(gòu)的制作方法,該制作方法包括:步驟SI,提供具有相互隔離的第一 N阱區(qū)和第二 N阱區(qū)的襯底;步驟S2,在襯底上設(shè)置具有的間隔槽的氧化層,間隔槽位于第一 N阱區(qū)所在襯底的表面上;以及步驟S3,在間隔槽中、氧化層上設(shè)置摻雜有P型離子的第一多晶硅層。
[0020]進(jìn)一步地,上述步驟S3包括:步驟S31,對裸露的襯底、氧化層進(jìn)行N型離子注入,在間隔槽對應(yīng)的襯底中形成N型重?fù)诫s區(qū);步驟S32,在N型重?fù)诫s區(qū)、氧化層上沉積多晶硅,且在沉積過程中摻雜P型離子,形成摻雜有P型離子的第一多晶硅層。
[0021]進(jìn)一步地,上述步驟S3包括:步驟S31’,對裸露的襯底和氧化層進(jìn)行N型離子注入,在間隔槽對應(yīng)的襯底中形成N型重?fù)诫s區(qū);步驟S32’,在N型重?fù)诫s區(qū)和氧化層上沉積多晶硅;步驟S33’,對多晶硅進(jìn)行P型離子注入,形成摻雜有P型離子的第一多晶硅層。
[0022]進(jìn)一步地,上述步驟S2包括:步驟S21,在襯底上設(shè)置依次遠(yuǎn)離襯底的第一氧化層和刻蝕阻擋層;步驟S22,依次刻蝕刻蝕阻擋層和第一氧化層形成第一開口,第一開口中部分第一 N阱區(qū)和部分第二 N阱區(qū)裸露;步驟S23,在第一開口的側(cè)壁上形成側(cè)壁層;步驟S24,在裸露的襯底上設(shè)置第二氧化層;以及步驟S25,去除側(cè)壁層和刻蝕阻擋層,在側(cè)壁層所在位置形成間隔槽,刻蝕后的第一氧化層、第二氧化層和間隔槽形成氧化層。
[0023]進(jìn)一步地,上述步驟S23包括:步驟S231,在第一開口和刻蝕阻擋層上沉積側(cè)壁層材料;步驟S232,對側(cè)壁層材料進(jìn)行刻蝕,形成側(cè)壁層,側(cè)壁層材料與形成刻蝕阻擋層的材料相同。
[0024]進(jìn)一步地,上述步驟S231采用化學(xué)氣相沉積法沉積側(cè)壁層材料;步驟S232采用具有各向異性特性的刻蝕法進(jìn)行刻蝕。
[0025]進(jìn)一步地,上述側(cè)壁層材料為氮化硅或氮氧化硅。
[0026]進(jìn)一步地,上述步驟S21采用熱氧化法形成第一氧化層;步驟S24采用熱氧化法形成第二氧化層。
[0027]進(jìn)一步地,上述步驟S25還包括:去除側(cè)壁層和刻蝕阻擋層,在側(cè)壁層所在位置形成間隔槽;以第二氧化層和刻蝕后的第一氧化層為掩膜,刻蝕襯底,使間隔槽延伸至襯底中。
[0028]進(jìn)一步地,上述制作方法在步驟S3之后還包括:在第一多晶硅層的遠(yuǎn)離襯底的表面上設(shè)置絕緣層;在絕緣層的遠(yuǎn)離襯底的表面上設(shè)置N型摻雜的第二多晶硅層;依次刻蝕第二多晶硅層、絕緣層、第一多晶硅層和氧化層,刻蝕后的氧化層形成半浮柵晶體管結(jié)構(gòu)的柵氧化層,刻蝕后的第一多晶硅層形成半浮柵晶體管結(jié)構(gòu)的浮柵,刻蝕后的絕緣層形成半浮柵晶體管結(jié)構(gòu)的層間隔離層,刻蝕后的第二多晶硅層形成半浮柵晶體管結(jié)構(gòu)的控制柵,優(yōu)選絕緣層為ONO層。
[0029]進(jìn)一步地,上述制作方法在步驟S3之后還包括:依次刻蝕第一多晶硅層和氧化層,刻蝕后的氧化層形成半浮柵晶體管結(jié)構(gòu)的柵氧化層,刻蝕后的第一多晶硅層形成半浮柵晶體管結(jié)構(gòu)的浮柵;在浮柵和裸露的襯底上設(shè)置絕緣層;在絕緣層的遠(yuǎn)離襯底的表面上設(shè)置N型摻雜或P型摻雜的第二多晶硅層;依次刻蝕第二多晶硅層和絕緣層,刻蝕后的絕緣層形成半浮柵晶體管結(jié)構(gòu)的層間隔離層,刻蝕后的第二多晶硅層形成半浮柵晶體管結(jié)構(gòu)的控制柵,優(yōu)選絕緣層為ONO層。
[0030]應(yīng)用本申請的技術(shù)方案,形成pn結(jié)二極管的摻雜有P型雜質(zhì)離子的浮柵位于襯底的表面以上,因此不需要對襯底進(jìn)行刻蝕,避免由于刻蝕襯底導(dǎo)致的晶格結(jié)構(gòu)破壞、半浮柵晶體管的漏電流和功耗增加的問題。
【附圖說明】
[0031]構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進(jìn)一步理解,本申請的示意性實(shí)施例及其說明用于解釋本申請,并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0032]圖1示出了現(xiàn)有技術(shù)中半浮柵晶體管的剖面結(jié)構(gòu)示意圖;
[0033]圖2示出了在襯底中形成N阱區(qū)并在襯底表面上形成柵氧化層后的剖面結(jié)構(gòu)示意圖;
[0034]圖3示出了對圖2中的柵氧化層和襯底進(jìn)行刻蝕形成凹槽后的剖面結(jié)構(gòu)示意圖;
[0035