半浮柵晶體管結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本申請涉及半導體制造技術(shù)領(lǐng)域，具體而言，涉及一種半浮柵晶體管結(jié)構(gòu)。
【背景技術(shù)】
[0002] 非揮發(fā)性存儲器是指芯片在沒有供電的情況下，數(shù)據(jù)仍能被保存而不會被丟失。 這種器件的數(shù)據(jù)寫入或擦寫都需要有電流通過一層厚度僅為幾納米的氧化硅介質(zhì)，因此需 要較高的操作電壓（~20V)及較長的時間（微秒級）。
[0003] 張衛(wèi)等人最新提出將隧穿場效應(yīng)晶體管（TFET)和浮柵器件結(jié)合起來，從而 構(gòu)成了 一種全新的"半浮柵"結(jié)構(gòu)的器件，如圖1所示，該器件被稱為"半浮柵晶體 管"（Semi-Floating gate transistor, SFG)，并且在2013年8月9日在美國《科學》雜志 上發(fā)表了該研究成果。
[0004] 參考圖1，該半浮柵晶體管包括：襯底100'、柵氧化層200'、浮柵300'、層間隔離層 400'和控制柵500'，其中襯底100'具有相互隔離的第一 N阱區(qū)10Γ和第二N阱區(qū)102'， 且在第一 N阱區(qū)具有凹槽11Γ ;柵氧化層200'設(shè)置在襯底100'的表面上，柵氧化層200' 中設(shè)有間隔槽20Γ，該間隔槽20Γ設(shè)置在凹槽11Γ的上方；浮柵300'設(shè)置在襯底100'的 表面上，且內(nèi)部摻雜有P型雜質(zhì)離子，浮柵300'的一部分設(shè)置在柵氧化層200'的遠離襯底 100'的表面上，另一部分設(shè)置在間隔槽20Γ和凹槽11Γ中。
[0005] 相較傳統(tǒng)的浮柵晶體管的擦寫操作是通過外加高電壓來控制電子隧穿過絕緣介 質(zhì)層，半浮柵晶體管采用了硅體內(nèi)TFET的量子隧穿效應(yīng)、以及采用pn結(jié)二極管來替代傳統(tǒng) 的氧化硅數(shù)據(jù)擦寫窗口，從而可以將操作電壓降低至2V，數(shù)據(jù)的單次擦、寫操作時間可達到 1. 3納秒級。
[0006] 但是，由于半浮柵晶體管的pn結(jié)二極管的帶隙為I. lev，低于常規(guī)隧穿場效應(yīng)晶 體管中隧穿氧化層的8. 9ev左右的帶隙，導致電子容易從pn結(jié)中逸出形成漏電流。

【發(fā)明內(nèi)容】

[0007] 本申請旨在提供一種半浮柵晶體管結(jié)構(gòu)，以解決現(xiàn)有技術(shù)的半浮柵晶體管中電子 容易從pn結(jié)中逸出形成漏電流的問題。
[0008] 為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種半浮柵晶體管結(jié)構(gòu)，該半 浮柵晶體管結(jié)構(gòu)包括：襯底，具有相互隔離的第一 N阱區(qū)和第二N阱區(qū)；柵氧化層，設(shè)置在 襯底的表面上，柵氧化層中設(shè)有間隔槽，間隔槽設(shè)置在第一 N阱區(qū)上；浮柵，設(shè)置在柵氧化 層的表面上，且內(nèi)部摻雜有P型離子，浮柵包括第一浮柵部和第二浮柵部，第一浮柵部設(shè)置 在柵氧化層的遠離襯底的表面上；第二浮柵部與第一浮柵部一體設(shè)置，且設(shè)置在間隔槽中， 第二浮柵部與第一 N阱區(qū)之間形成多個串聯(lián)的pn結(jié)二極管。
[0009] 進一步地，上述半浮柵晶體管結(jié)構(gòu)還包括：第一 N型離子重摻雜區(qū)，設(shè)置在第二浮 柵部中，第一浮柵部與第一 N型離子重摻雜區(qū)形成第一 pn結(jié)二極管；第一 P型離子重摻雜 區(qū)，設(shè)置在第一 N阱區(qū)中并與第一 N型離子重摻雜區(qū)相對，第一 P型離子重摻雜區(qū)與N阱區(qū) 形成第二pn結(jié)二極管。
[0010] 進一步地，上述半浮柵晶體管結(jié)構(gòu)還包括：第一 N型離子重摻雜區(qū)，設(shè)置在第二浮 柵部中，第一浮柵部與第一 N型離子重摻雜區(qū)形成第一 pn結(jié)二極管；第一 P型離子重摻雜 區(qū)，在第一 N阱區(qū)中并與第一 N型離子重摻雜區(qū)相對；第二N型離子重摻雜區(qū)，設(shè)置在第一 N阱區(qū)中且圍繞第一 P型離子重摻雜區(qū)設(shè)置，第一 P型離子重摻雜區(qū)與第二N型離子重摻雜 區(qū)形成第二pn結(jié)二極管。
[0011] 進一步地，上述第一 N阱區(qū)中具有設(shè)置在間隔槽下方的凹槽，第一 P型離子重摻雜 區(qū)設(shè)置在該凹槽中。
[0012] 進一步地，上述凹槽的深度0· 5~800nm。
[0013] 進一步地，上述第一浮柵部中P型離子濃度為IOn~IO21個/cm 3，第一 N型離子 重摻雜區(qū)中N型離子濃度為IO11~IO21個/cm3，第一 P型離子重摻雜區(qū)中P型離子濃度為 IO11 ~IO21 個 /cm3。
[0014] 進一步地，上述第二N型離子重摻雜區(qū)中N型離子濃度為IO11~IO21個/cm 3。
[0015] 進一步地，上述半浮柵晶體管結(jié)構(gòu)還包括：層間隔離層，設(shè)置在浮柵的遠離襯底的 表面上；控制柵，設(shè)置在層間隔離層的遠離襯底的表面上。
[0016] 進一步地，上述控制柵中摻雜有濃度為IO15~IO21個/cm 3的N型雜質(zhì)離子或P型 雜質(zhì)尚子。
[0017] 進一步地，上述層間隔離層為氧化硅層、氮化硅層、氧化鋁層、氧化鉿層組成的組 中任意一種的單層絕緣層或者多層組合形成的復(fù)合絕緣層。
[0018] 應(yīng)用本申請的技術(shù)方案，第二浮柵部與第一阱區(qū)中通過更多反型雜質(zhì)離子的摻雜 形成多個串聯(lián)的pn結(jié)二極管，進而增加了 pn結(jié)形成的帶隙，從而能夠有效地減緩或者避免 電子從pn結(jié)中逸出形成漏電流。
【附圖說明】
[0019] 構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示 意性實施及其說明用于解釋本申請，并不構(gòu)成對本申請的不當限定。在附圖中：
[0020] 圖1示出了現(xiàn)有技術(shù)所提供的半浮柵晶體管結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0021] 圖2示出了本申請所提供的半浮柵晶體管結(jié)構(gòu)的結(jié)構(gòu)原理示意圖；
[0022] 圖3A示出了本申請一種優(yōu)選實施方式提供的半浮柵晶體管結(jié)構(gòu)的剖面結(jié)構(gòu)示意 圖；
[0023] 圖3B示出了本申請另一種優(yōu)選實施方式提供的半浮柵晶體管結(jié)構(gòu)的剖面結(jié)構(gòu)示 意圖，其中層間隔離層和控制柵的結(jié)構(gòu)與圖3A所示的結(jié)構(gòu)不同；
[0024] 圖4示出了圖3A和3B所示A部分放大后的剖面結(jié)構(gòu)示意圖；
[0025] 圖5A示出了本申請又一種優(yōu)選實施方式提供的半浮柵晶體管結(jié)構(gòu)的剖面結(jié)構(gòu)示 意圖；
[0026] 圖5B示出了本申請再一種優(yōu)選實施方式提供的半浮柵晶體管結(jié)構(gòu)的剖面結(jié)構(gòu)示 意圖，其中層間隔離層和控制柵的結(jié)構(gòu)與圖5A所示的結(jié)構(gòu)不同；
[0027] 圖6示出了圖5A和5B所示B部分放大后的剖面結(jié)構(gòu)示意圖；
[0028] 圖7至圖17示出了本申請示意性說明執(zhí)行制作圖5所示半浮柵晶體管結(jié)構(gòu)的方 法的部分步驟后的器件剖面結(jié)構(gòu)示意圖，其中，
[0029] 圖7示出了所提供的具有相互隔離的第一 N阱區(qū)和第二N阱區(qū)的襯底剖面結(jié)構(gòu)示 意圖；
[0030] 圖8示出了在圖7所示的襯底上設(shè)置具有的間隔槽的氧化層后的剖面結(jié)構(gòu)示意 圖；
[0031] 圖9示出了以圖8所示的氧化層為掩膜，刻蝕襯底形成凹槽后的剖面結(jié)構(gòu)示意 圖；
[0032] 圖10示出了以圖9所示的氧化層為掩膜對裸露出的襯底進行N型離子注入形成 第二N型離子重摻雜區(qū)后的剖面結(jié)構(gòu)示意圖；
[0033] 圖11示出了在圖10所示的氧化層和第二N型離子重摻雜區(qū)上設(shè)置P型離子重摻 雜的多晶硅層后的剖面結(jié)構(gòu)示意圖；
[0034] 圖12示出了對圖11所示的多晶硅層進行化學機械拋光處理，去除氧化層以上的 多晶硅層后的剖面結(jié)構(gòu)示意圖；
[0035] 圖13示出了對圖12中位于間隔槽中的多晶硅層進行N型離子注入，形成第一 N 型離子重摻雜區(qū)后的剖面結(jié)構(gòu)示意圖；
[0036] 圖14示出了在圖