第iii族氮化物常關(guān)晶體管的層結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及常關(guān)晶體管的第III族氮化物層結(jié)構(gòu)。本發(fā)明還涉及在基底上包括層 結(jié)構(gòu)的晶片，涉及常關(guān)晶體管，特別是高電子迀移率晶體管（HEMT)，及涉及集成電路。
【背景技術(shù)】
[0002] 針對(duì)大功率開(kāi)關(guān)應(yīng)用，有人廣泛地研究了第III族氮化物異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管 (HFETs)。大多數(shù)報(bào)道的HFETs是常開(kāi)型AlGaN/GaN HFETs，其優(yōu)點(diǎn)是由固有極化電場(chǎng)產(chǎn)生 的固有的高的載流子面密度。
[0003] 然而，常開(kāi)HFETs無(wú)法用于實(shí)際的功率開(kāi)關(guān)應(yīng)用，其中安全關(guān)閉運(yùn)行是主要的關(guān) 切。因此，在這些應(yīng)用中，目前唯獨(dú)使用Si基功率MOSFETs/IGBTs。
[0004] 常關(guān)運(yùn)行，即柵源電壓為OV或者更一般而言柵源電壓低于閾值電壓值時(shí)的關(guān) 狀態(tài)的晶體管運(yùn)行，對(duì)于AlGaN/GaN HFETs是特別期望的。同時(shí)期望獲得晶體管的低 的開(kāi)狀態(tài)電阻。為了符合這些要求，需要降低在柵壓〈0V的柵下方的溝道中的二維電 子氣（2DEG)密度。因?yàn)?DEG是由在GaN和AlGaN層之間在異質(zhì)界面處極化誘發(fā)的 固定電荷的不同造成的，減少Al摩爾分?jǐn)?shù)或AlGaN的厚度有效地減少這些載流子，并 由此使開(kāi)狀態(tài)運(yùn)行的閾值電壓Vth向著正方向漂移。該方法報(bào)道于文獻(xiàn)M.A.Khan，Q. Chen, C. J. Sun, J. ff. Yang, M. Blasingame, M. S. Shur, and H. Park, "Enhancement and depletion mode GaN/AlGaN heterostructure field effect transistors^AppI. Phys. Lett, vol. 68, no. 4, 514-516 (1996)，下面稱作Khan等人。該方法可以產(chǎn)生常關(guān)運(yùn)行。然而， 產(chǎn)生的漏電流非常小，因?yàn)榭捎玫恼龞艍菏艿皆贕aN/AlGaN異質(zhì)界面處比較低的勢(shì)皇高度 連同高薄層電阻的限制。因此，該方法限制了所期望的開(kāi)狀態(tài)電阻的降低。該方法也缺少 典型地以高的正電壓驅(qū)動(dòng)?xùn)诺哪芰?。替代性地，?qū)動(dòng)電壓典型地被限制到小于2V。Khan等 人描述了一種器件，其特征在于閾值電壓Vth〈50mV的非常薄的AlGaN勢(shì)皇層。
[0005] 在過(guò)去幾年有人公布了設(shè)計(jì)常關(guān)HEMTs的若干不同方法。在Kumar V，Kuliev A,Tanaka T,Otoki Υ, Adesida I. , "High transconductance enhancement mode AlGaN/ GaN HEMTs on SiC substrate"，Electron Lett. 2003 ;39 (24) :1758-60 中找到一種結(jié)構(gòu)。 作者針對(duì)凹柵器件報(bào)道了 Vth = 75mV。
[0006] Cai 等人在 Cai Y, Zhou Y, Chen K, Lau K.，"High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment'，, IEEE Elec Dev Lett. 2005 ; 26(7) :435-7中依賴基于氟化物的等離子體處理以實(shí)現(xiàn)閾值電壓Vth = 900mV。雖然后一 方法可以提供常關(guān)器件，但是穩(wěn)定性關(guān)切以及由于凹槽蝕刻或F離子處理在高電壓和高溫 下運(yùn)行時(shí)導(dǎo)致的器件性能的損害將該方法限制到僅研發(fā)工作。
[0007] 由 Mizutani 等人在 Mizutani T, Ito M, Kishimoto S, Nakamura F.，"AlGaN/ GaN HEMTs with thin InGaN cap layer for normally off operation'，，IEEE Elec Dev Lett. 2007 ;28 (7) :549-51中建議的更加新近的方法使用薄的InGaN蓋層，其升高導(dǎo)帶，由 此實(shí)現(xiàn)常關(guān)運(yùn)行。雖然善于獲得正的閾值電壓，但是仍然要求在柵極接點(diǎn)和漏極接點(diǎn)之間 用于降低開(kāi)狀態(tài)電阻的凹槽蝕刻的可靠性是該方法的主要問(wèn)題。
[0008] 由于在獲得基于氮化物的常關(guān)HEMTs中的固有困難，常開(kāi)HEMT也可以用于與Si FET的柵地陰地放大器配置，從而制成常關(guān)器件（US 8, 084, 783)。該方法可以實(shí)現(xiàn)閾值電 壓最高為4V的常關(guān)GaN HEMT，但是也受到額外的芯片集成的困擾，并且依賴Si FET的緩慢 內(nèi)體（slow internal body)。

【發(fā)明內(nèi)容】

[0009] 根據(jù)本發(fā)明的第一方面，常關(guān)晶體管的第III族氮化物層結(jié)構(gòu)包括
[0010] -由至少一種具有第一帶隙能的第一第III族氮化物材料制成的供電子層；
[0011] -由至少一種具有第二帶隙能的第二第III族氮化物材料制成的背勢(shì)皇層；
[0012] -位于供電子層和背勢(shì)皇層之間并且由具有低于第一和第二帶隙能的第三帶隙能 的第三第III族氮化物材料制成的溝道層，其中
[0013] -背勢(shì)皇層的第二第III族氮化物材料具有P型導(dǎo)電性，而供電子層的第一第III 族氮化物材料和溝道層的第三第III族材料不具有P型導(dǎo)電性，
[0014] -供電子層的第一第III族氮化物材料的第一帶隙能小于背勢(shì)皇層的第二第III 族氮化物材料的第二帶隙能。
[0015] 第III族氮化物層結(jié)構(gòu)下面簡(jiǎn)寫(xiě)為層結(jié)構(gòu)。
[0016] 在本申請(qǐng)請(qǐng)求保護(hù)的該層結(jié)構(gòu)的實(shí)施方案中，在不將外加電壓施加至該層結(jié)構(gòu)的 情況下，溝道層中第三第III族氮化物材料的導(dǎo)帶下邊沿在能量上高于溝道層中第三第 III族氮化物材料的費(fèi)米能級(jí)。
[0017] 該層結(jié)構(gòu)可以通過(guò)比較簡(jiǎn)單的方法制造。具體而言，本發(fā)明的層結(jié)構(gòu)允許由根據(jù) 優(yōu)選的實(shí)施方案的該層結(jié)構(gòu)制造常關(guān)（也稱作e模式）晶體管，其器件性能在若干關(guān)鍵參 數(shù)上是優(yōu)越的，并且具有獨(dú)特的高的在片器件產(chǎn)率。
[0018] -個(gè)重要的優(yōu)點(diǎn)是，該層結(jié)構(gòu)允許制造實(shí)施方案，其是具有無(wú)凹槽的設(shè)計(jì)的常關(guān) 晶體管。這是一個(gè)重要的優(yōu)點(diǎn)，因?yàn)榛诒景l(fā)明的層結(jié)構(gòu)實(shí)現(xiàn)了在制造該層結(jié)構(gòu)之后常關(guān) 晶體管的定型加工的明顯簡(jiǎn)化。這又允許大幅降低該晶體管實(shí)施方案的成本。
[0019] 這些優(yōu)點(diǎn)是在優(yōu)選的晶體管實(shí)施方案中實(shí)現(xiàn)的，其利用了本發(fā)明的層結(jié)構(gòu)的有利 的性質(zhì)。具體而言，通過(guò)避免在使用該層結(jié)構(gòu)的晶體管結(jié)構(gòu)中電子電流損失的雙異質(zhì)結(jié)構(gòu) 設(shè)計(jì)，本發(fā)明的層結(jié)構(gòu)實(shí)現(xiàn)了非常好的將載流子限制在溝道層。
[0020] 該效應(yīng)是通過(guò)該層結(jié)構(gòu)的特征的組合實(shí)現(xiàn)的。具體而言，本發(fā)明的層結(jié)構(gòu)利用p 型背勢(shì)皇層，其在溝道層中在主溝道區(qū)下方產(chǎn)生固有的空穴產(chǎn)生的電場(chǎng)，以使導(dǎo)帶下邊沿 上升而高于費(fèi)米能級(jí)。此外，具有比供電子層更寬的帶隙的背勢(shì)皇層支持該效應(yīng)。因此，通 過(guò)將至少一種第二第III族氮化物材料插入包含具有比供電子層的第一第III族氮化物材 料更高的能量值的能帶隙的背勢(shì)皇層中，此外通過(guò)提供背勢(shì)皇層作為P型層，發(fā)現(xiàn)溝道層 的導(dǎo)帶下邊沿整體處于比費(fèi)米能級(jí)更高的能量值。因此，因?yàn)镻型摻雜的背勢(shì)皇層升高了 晶體管結(jié)構(gòu)的主2DEG區(qū)處的導(dǎo)帶下邊沿，所得的器件閾值電壓具有正值。
[0021] 本發(fā)明的層結(jié)構(gòu)同時(shí)實(shí)現(xiàn)了良好的導(dǎo)電性調(diào)制性質(zhì)。這一新概念還能夠在用該層 結(jié)構(gòu)制成的晶體管中將常關(guān)運(yùn)行和大電流驅(qū)動(dòng)能力相結(jié)合，通過(guò)施加比較高的正柵壓，同 時(shí)獲得小的柵電流。本發(fā)明的第III族氮化物層結(jié)構(gòu)還允許獲得大的漏電流。
[0022] 在溝道層下方具有GaN緩沖層的已知的HEMTs中將電子限制到底側(cè)是不充分的， 這即使在小的漏電壓和閉合溝道條件下也會(huì)產(chǎn)生穿通效應(yīng)，然而通過(guò)本發(fā)明的層結(jié)構(gòu)避免 了該穿通效應(yīng)。應(yīng)當(dāng)注意的是，供電子層在現(xiàn)有技術(shù)中也稱作勢(shì)皇層或肖特基勢(shì)皇層。
[0023] 下面描述該層結(jié)構(gòu)的實(shí)施方案。
[0024] 為了清楚在此已經(jīng)指出，由本發(fā)明的層結(jié)構(gòu)制成的常關(guān)晶體管構(gòu)成一個(gè)優(yōu)選的實(shí) 施方案。由本發(fā)明的層結(jié)構(gòu)制成的常關(guān)或e模式晶體管的結(jié)構(gòu)可以稱作P型摻雜的雙異質(zhì) 結(jié)晶體管或P型摻雜的背勢(shì)皇晶體管。
[0025] 然而，有利地以其他方式提供該層結(jié)構(gòu)的其他實(shí)施方案。作為一個(gè)例子，該層結(jié)構(gòu) 還以中間產(chǎn)物的形式進(jìn)行買賣，例如承載該層結(jié)構(gòu)的外延晶片，作為在基底上的外延層疊 物。該外延晶片用作在制造晶體管晶片或單個(gè)晶體管中進(jìn)一步加工的基礎(chǔ)。該層結(jié)構(gòu)的另 一個(gè)實(shí)施方案采用在整體上與其他電路元件集成的常關(guān)晶體管中包括本發(fā)明的層結(jié)構(gòu)的 集成電路的形式。