一種制作半導體器件的方法
【技術領域】
[0001]本發(fā)明涉及半導體制造工藝，尤其涉及一種制作降低NOR flash(閃存)產品ICCSB失效的方法。
【背景技術】
[0002]NOR閃存是市場上主要的非易失閃存技術之一。NOR閃存器件提供了高可靠性和快速讀取性能，是在手機和其他電子器件中進行代碼存儲與直接執(zhí)行的理想之選。NOR閃存器件對ICCSB (靜態(tài)工作電流)的要求很高(ICCSB < 5μΑ,其他類似產品< 15 μ Α)。但在NOR閃存器件的制備過程中較多的退火工藝，退火有減少應力的作用，但是退火工藝中的L溫降溫過程同時又會對晶片產生應力，導致器件的ICCSB比較大，造成較高的ICCSB失效率。目前基本是通過客戶端更改光罩的相關電路版圖設計來降低ICCSB。而通過客戶端更改光罩的相關電路版圖設計來降低ICCSB的缺點在于涉及到新版光罩的功能驗證，需要的周期比較長，而且設計輸出新的光罩，成本比較高。另外，有的客戶設計能力相對薄弱，電路設計方面并不能有效的降低ICCSB
[0003]目前在非易失閃存技術中形成淺溝槽隔離結構(STI)的方法如圖1所示，在現(xiàn)有技術中傳統(tǒng)的STI回蝕的方法為，步驟101，提供一包括有源區(qū)的半導體硅襯底，在半導體襯底上形成襯墊(pad)氧化層，其主要材料為二氧化硅。在墊氧化層上形成墊氮化物層，氮化物層的材料優(yōu)選氮化硅層。在半導體襯底上形成定義有源區(qū)和隔離區(qū)的掩膜層，根據硬掩膜層采用淺溝槽隔離(STI)刻蝕的方式刻蝕襯墊氧化層、墊氮化物層和半導體襯底以形成淺溝槽。
[0004]步驟102，在形成所述淺溝槽之后，執(zhí)行淺溝槽隔離結構制程(STIloop)。具體地，在半導體襯底上以及淺溝槽的底部和側壁上形成第一襯墊層，第一襯墊層的材料為氧化物；接著，執(zhí)行濕法刻蝕去除所述溝槽底部多余的第一襯墊層；然后，在半導體襯底上以及淺溝槽的第一襯墊層上形成第二襯墊層，第二襯墊層的材料為氧化物，再采用HDP-CVD (高密度等離子化氣相沉積)工藝填充所述淺溝槽，在所述淺溝槽中填充形成氧化物層，執(zhí)行化學機械研磨(CMP)工藝去除多余的氧化物，以形成淺溝槽隔離結構；形成淺溝槽隔離結構之后在半導體襯底上形成犧牲氧化物層(SAC-OX)，其用作后序形成阱區(qū)的離子注入工藝的阻擋層，目前上述第一襯墊層、第二襯墊層和犧牲氧化物的形成方法普遍都采用熱氧化工藝。
[0005]步驟103，執(zhí)行淺溝槽隔離結構制程之后，在所述半導體襯底中形成阱，具體地，首先定于出不同功能阱區(qū)之后，進行整體推阱工藝，采用離子注入的方式形成不同功能的阱區(qū)。
[0006]在NOR閃存器件產品的生產過程中有比較多的熱處理(Thermal)工藝，例如，退火工藝，其中，在淺溝槽中形成襯墊氧化物層和犧牲氧化物等步驟中的熱處理工藝對ICCB的影響比較大。
[0007]因此，提出了一種新的制作淺溝槽隔離結構的方法，以避免影響半導體器件中的 ICCB，有效地降低半導體器件的ICCB。
【發(fā)明內容】
[0008]在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0009]為了解決現(xiàn)有技術中存在的問題，本發(fā)明提出了一種制作半導體器件的方法，包括:提供半導體襯底；在所述半導體襯底上依次形成墊氧化層和墊氮化硅層；圖案化所述墊氮化硅層、所述墊氧化層和所述半導體襯底，以形成淺溝槽；在所述淺溝槽的底部以及側壁形成襯墊層；在所述淺溝槽中填充氧化物層；采用離子注入工藝在所述半導體襯底中形成阱區(qū)。
[0010]優(yōu)選地，還包括在所述淺溝槽中填充所述氧化物層之后執(zhí)行化學機械研磨的步驟。
[0011]優(yōu)選地，采用HDP工藝在所述淺溝槽中填充所述氧化物層
[0012]優(yōu)選地，所述襯墊層的形成方法為熱氧化法。
[0013]優(yōu)選地，執(zhí)行所述化學機械研磨步驟之后剩余的所述墊氧化層作為所述離子注入工藝的阻擋層。
[0014]優(yōu)選地，所述襯墊層的材料為氧化物。
[0015]優(yōu)選地，采用單步熱氧化法形成所述襯墊層
[0016]優(yōu)選地，所述半導體襯底包括有有源區(qū)。
[0017]優(yōu)選地，所述半導體器件為NOR閃存。
[0018]綜上所述，根據本發(fā)明的制造工藝將形成淺溝槽襯墊層的兩個步驟改為一步形成淺溝槽襯墊層，可以有效的降低對淺溝槽隔離結構邊角的應力，另外取消了離子注入形成阱區(qū)步驟之前的形成犧牲氧化物層步驟，從而直接減少了形成犧牲氧化物層的800°C至1000°C的熱氧化工藝，消除所述熱氧化工藝對晶片產生的應力，降低了 NOR閃存器件產品的ICCSB失效率，驗證周期短且減少爐管工藝可以提高器件產品的循環(huán)周期。
【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0020]圖1為根據現(xiàn)有技術制作淺溝槽隔離結構的工藝流程圖；
[0021]圖2為根據本發(fā)明一個實施方式制作淺溝槽隔離結構的工藝流程圖；
[0022]圖3A-3E為根據本發(fā)明一個實施方式制作淺溝槽隔離結構的相關步驟獲得的器件結構的剖視圖；
[0023]圖4為根據現(xiàn)有技術和本發(fā)明一個實施方式制的方法所獲得的NOR閃存器件的ICCB失效率的TK意圖；
[0024]圖5為根據現(xiàn)有技術和本發(fā)明一個實施方式的方法所獲得的NOR閃存器件的CPYield(晶片良率)的不意圖。
【具體實施方式】
[0025]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0026]為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何改進制作半導體器件結構的工藝來解決現(xiàn)有技術中的問題。顯然，本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0027]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0028]為了解決現(xiàn)有技術中的問題，本發(fā)明提出了一種制作NOR閃存器件的淺溝隔離結構的方法。參照圖2和圖3A-3E，分別示出根據本發(fā)明一個實施方式制作NOR閃存器件淺溝槽隔離結構的工藝流程圖和相關步驟獲得的器件結構剖視圖。
[0029]在步驟201中，如圖3A所示，提供一包括有源區(qū)的半導體硅襯底300，在半導體襯底300上形成襯墊(pad)氧化層301，其主要材料為二氧化硅。該墊氧化層可通過熱氧化法形成，一般厚度為100?160埃，其主要作為隔離層以保護有源區(qū)在去除氮化硅時不受化學沾污(即作為隔離氧化層)。在墊氧化層301上形成墊氮化物層302，氮化物層302的材料優(yōu)選氮化硅層，可以采用爐管沉積方法或者低壓化學氣相沉積法形成墊氮化物層，其厚度一般為600?1200埃，該墊氮化物層302主要用于在淺溝槽隔離結構中沉積氧化物過程中保護有源區(qū)，而且在化學機械研磨所填充的氧化硅時可用作研磨的阻擋材料。
[0030]作為優(yōu)選，在墊氮化物層302上形成電介質抗反射涂層(DARC) 303，其材料為氮氧化硅，可以采用化學氣沉積的方法制備電介質抗反射涂層，沉積形成電介質抗反射涂層的目的是為了降低氮化硅層的反射率，在電介質抗反射涂層上形成光刻膠層304，采用光刻工藝，經曝光顯影等步驟后形成圖案化的光刻膠層。
[0031]如圖3B所示，圖案化所述墊氮化物層302、墊氧化物層301和部分的半導體襯底300，以形成淺溝槽305。
[0032]作為優(yōu)選，根據圖案化的光刻膠層304依次刻蝕電介質抗反射涂層303、墊氮化物層302、墊氧化層301。其中，刻蝕氣體可以采用基于氯氣的氣體或者基于溴化氫的氣體或者兩者的混合氣體。采用干法刻蝕工藝，