減少存儲單元臨界電壓偏移的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體存儲單元技術(shù)，且特別涉及一種減少存儲單元臨界電壓偏移的方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體元件的尺寸逐年縮小，柵極結(jié)構(gòu)之間的距離也大幅縮小，因此目前的元件設(shè)計大多會連帶將保護柵極結(jié)構(gòu)的氮化硅層或氧化硅層的厚度減小。但是，在整個存儲單元工藝中，會有數(shù)道工藝導(dǎo)致這些保護柵極結(jié)構(gòu)的膜層受損，進而產(chǎn)生移動離子(mobile 1n)沿著柵極結(jié)構(gòu)側(cè)面的氧化娃層通過的通道,而此現(xiàn)象在高溫烘烤(hightemperature baking)后被發(fā)現(xiàn)反映于臨界電壓偏移(Vt shift)的增加。
[0003]因此，目前亟需能解決移動離子所導(dǎo)致的上述高溫資料保持(HTDR)問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種減少存儲單元臨界電壓偏移的方法，能防止柵極結(jié)構(gòu)側(cè)面的氧化硅層有移動離子通過而使臨界電壓偏移問題變得嚴重。
[0005]本發(fā)明的減少存儲單元臨界電壓偏移的方法，包括在基板上的柵極結(jié)構(gòu)表面覆蓋氧化物襯層，再形成第一氮化硅層。在去除基板表面的第一氮化硅層后進行第一離子注入步驟。然后完全去除第一氮化硅層，再在基板上形成覆蓋氧化物襯層與柵極結(jié)構(gòu)的第二氮化硅層。之后，在基板上形成覆蓋第二氮化硅層的第一氧化硅層，并回蝕刻第一氧化硅層以形成氧化硅間隔壁。于第二離子注入步驟后完全去除氧化硅間隔壁，再于基板上形成覆蓋第二氮化硅層的第二氧化硅層。
[0006]在本發(fā)明的一實施例中，在上述基板上形成第一氮化硅層之前還包括減薄上述氧化物襯層的厚度，以增加柵極結(jié)構(gòu)之間的空間。
[0007]在本發(fā)明的一實施例中，在上述基板上形成第一氮化硅層之前還包括回蝕刻上述氧化物襯層，以于柵極結(jié)構(gòu)側(cè)面形成氧化物間隔壁。
[0008]在本發(fā)明的一實施例中，上述氧化物襯層包括高溫氧化物(HTO)。
[0009]在本發(fā)明的一實施例中，上述第一離子注入步驟例如通道注入(channelimplantat1n)。
[0010]在本發(fā)明的一實施例中，上述第二離子注入步驟例如源極與漏極注入(source/drain implantat1n)。
[0011]在本發(fā)明的一實施例中，上述第一和第二氧化硅層例如四乙氧基硅烷(TEOS)制備的氧化物。
[0012]在本發(fā)明的一實施例中，上述第二氧化硅層的厚度小于第一氧化硅層的厚度。
[0013]在本發(fā)明的一實施例中，在上述基板上形成第二氧化硅層之后，還可包括在基板上形成犧牲層覆蓋上述第二氧化硅層，再定義犧牲層以形成露出柵極結(jié)構(gòu)上方的開口，之后于開口中填入介電材料再將犧牲層去除。
[0014]在本發(fā)明的一實施例中，上述犧牲層例如多晶硅層。
[0015]在本發(fā)明的一實施例中，去除上述犧牲層的方法包括反應(yīng)性離子蝕刻(RIE)。
[0016]在本發(fā)明的一實施例中，上述介電材料包括硼娃酸玻璃(borosilicate glass)或氧化硅。
[0017]基于上述，本發(fā)明通過兩次的移除與重新沉積的方式加強整個柵極結(jié)構(gòu)的頂面與側(cè)面交接部位的氧化硅層與氮化硅層，并進而減少存儲單元臨界電壓偏移，使存儲單元元件具有良好的高溫資料保持(HTDR)特性。
[0018]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。
【附圖說明】
[0019]圖1A至圖1J是依照本發(fā)明的一實施例的一種存儲單元的制造流程剖面圖。
[0020]圖2是實驗例與比較例的臨界電壓偏移結(jié)果圖。
[0021]其中，附圖標記說明如下:
[0022]100:基板
[0023]10a:表面
[0024]102:柵極結(jié)構(gòu)
[0025]102a:頂面
[0026]102b:側(cè)面
[0027]104:氧化物襯層
[0028]104a:氧化物間隔壁
[0029]106:第一氮化硅層
[0030]106a:氮化硅間隔壁
[0031]108:第一離子注入步驟
[0032]110:第二氮化硅層
[0033]112:第一氧化硅層
[0034]112a:氧化硅間隔壁
[0035]114:第二離子注入步驟
[0036]116:第二氧化硅層
[0037]118:犧牲層
[0038]120:開口
[0039]122:介電材料
[0040]124:空間
[0041]tl、t2、t3:厚度
【具體實施方式】
[0042]本文中請參照附圖，以便更加充分地體會本發(fā)明的概念，隨附附圖中顯示本發(fā)明的實施例。但是，本發(fā)明還可采用許多不同形式來實踐，且不應(yīng)將其解釋為限于底下所述的實施例。實際上，提供實施例僅為使本發(fā)明更將詳盡且完整，并將本發(fā)明的范疇完全傳達至所屬技術(shù)領(lǐng)域中具有通常知識者。
[0043]在附圖中，為明確起見可能將各層以及區(qū)域的尺寸以及相對尺寸作夸張的描繪。
[0044]圖1A至圖1J是依照本發(fā)明的一實施例的一種存儲單元的制造流程剖面圖，其中減少存儲單元臨界電壓偏移的技術(shù)是顯示于圖1A至圖1G。
[0045]請參照圖1A，在基板100上的柵極結(jié)構(gòu)102表面(包含頂面102a與側(cè)面102b)覆蓋氧化物襯層104，其中氧化物襯層104例如高溫氧化物(HTO)，因此在基板100的表面10a也同樣覆蓋著高溫氧化物。在本實施例中，基板100例如N型硅基板、P型硅基板或者II1-V族半導(dǎo)體基板等。至于柵極結(jié)構(gòu)102可為互相平行的條狀結(jié)構(gòu)，且隨著半導(dǎo)體元件尺寸縮小，目前柵極結(jié)構(gòu)102之間的距離有愈來愈小的趨勢。
[0046]之后，請參照圖1B，減薄氧化物襯層104的厚度tl，以增加柵極結(jié)構(gòu)102之間的空間?；匚g刻氧化物襯層104，以于柵極結(jié)構(gòu)102的側(cè)面102b形成氧化物間隔壁104a。在基板100上形成覆蓋氧化物間隔壁104a與柵極結(jié)構(gòu)102的第一氮化硅層106，形成第一氮化硅層106的方法譬如化學氣相沉積(CVD)，因此在基板100的表面10a上也同樣覆蓋著第一氮化娃層106。
[0047]然后，請參照圖1C，去除基板100表面10a上的第一氮化硅層106，以于氧化物間隔壁104a的側(cè)面形成氮化硅間隔壁106a。如果氧化物襯層104并未在圖1B的過程中被減薄或回蝕刻，此時在基板100的表面10a至少會留有部分氧化物襯層104。接著，進行第一離子注入步驟108，如通道注入。這道注入步驟為存儲單元工藝中的工藝之一，能在基板100內(nèi)形成摻雜區(qū)(未示出)。
[0048]接著，請參照圖1D，完全去除氮化硅間隔壁106a ;在基板100上形成覆蓋氧化物襯層(即氧化物間隔壁104a)與柵極結(jié)構(gòu)102的第二氮化硅層110，形成第二氮化硅層110的方法譬如CVD，因此在基板100的表面10a上也同樣覆蓋著第二氮化硅層110。
[0049]隨后，請參照圖1E，在基板100上形成覆蓋第二氮化硅層110的第一氧化硅層11