或一行第二類柱狀立柱。
[0030]上述的超級結(jié)布局結(jié)構(gòu)，拐角區(qū)域中柱狀立柱之間的單元間距小于或等于有源區(qū)中條狀立柱之間的單元間距；以及柱狀立柱陣列邊緣處靠近第一、第二周邊區(qū)域或靠近有源區(qū)的任意一個柱狀立柱和第一、第二周邊區(qū)域或有源區(qū)中最接近于該任意一個柱狀立柱的條狀立柱之間的最短距離不超過有源區(qū)中條狀立柱之間的單元間距。
[0031]上述的超級結(jié)布局結(jié)構(gòu)，柱狀立柱的橫截面為圓形或橢圓形或三角形或任意多邊形。
[0032]上述的超級結(jié)布局結(jié)構(gòu)，半導(dǎo)體層中包括每單位體積上摻雜密度為P、摻雜深度為T的第一導(dǎo)電類型摻雜物，半導(dǎo)體層之中的柱形立柱、條狀立柱中包括植入劑量為Q、摻雜深度為T的第二導(dǎo)電類型摻雜物；拐角區(qū)域總面積為Stct并設(shè)計柱形立柱的整體面積為Ssub，保持Ssub比S TOT是一個等于(TX P ) +Q的常數(shù)。
【附圖說明】
[0033]閱讀以下詳細說明并參照以下附圖之后，本發(fā)明的特征和優(yōu)勢將顯而易見:
[0034]圖1是超級結(jié)器件的基本架構(gòu)。
[0035]圖2A-2B是功率MOSFET的示范性結(jié)構(gòu)的平面圖。
[0036]圖3A-3B是超級結(jié)器件終端區(qū)角部位置的電場分布。
[0037]圖4是單純利用摻雜立柱平衡電荷的示意圖。
[0038]圖5是利用摻雜陣列平衡角部電荷的立體示意圖。
[0039]圖6是利用摻雜陣列平衡角部電荷的平面示意圖。
[0040]圖7A-7N是利用摻雜陣列平衡角部電荷的各個不同實施例的平面圖。
[0041]圖8是整個器件上利用摻雜陣列平衡角部電荷的整體平面示意圖。
【具體實施方式】
[0042]參見圖1，展示了典型的超級結(jié)器件100的一部分有源區(qū)域的剖面圖，注意該晶體管結(jié)構(gòu)僅僅是便于闡明本發(fā)明的內(nèi)容而并不意味著本發(fā)明受限于該特定的器件結(jié)構(gòu)。超級結(jié)器件100的有源區(qū)域設(shè)置有一個形成在適當摻雜的例如重摻雜N+型襯底102上的垂直場效應(yīng)晶體管結(jié)構(gòu)，如N溝道型MOSFET器件，襯底102主要作為漏極區(qū)并且在其襯底102底面設(shè)置有一個與襯底具有歐姆接觸的電極如漏極。適當摻雜的N —型外延層或者N —型漂移層/漂流層104位于襯底102的上方，漂移層104的摻雜濃度要低于襯底102的摻雜濃度。超級結(jié)Super-Junct1n結(jié)構(gòu)包含有交替設(shè)置的P —型立柱Pillarl20和N —型立柱122，它們均形成在漂移層104之中。在漂移層104中間隔植入若干P型摻雜物，形成多個相互分離的P —型立柱120到漂移層104中，而漂移層104位于相鄰P —型立柱120之間的區(qū)域則構(gòu)成了 N —型立柱122，使多個P —型立柱120和多個N—型立柱122相互交替出現(xiàn)則可籍由它們相反的導(dǎo)電類型來實現(xiàn)電荷平衡。在MOSFET關(guān)斷時，垂直的P立柱120與N立柱122之間建立電場，導(dǎo)致PN結(jié)反向偏置形成耗盡層，將可垂直導(dǎo)電的N區(qū)耗盡，以此實現(xiàn)在垂直方向上可以承受很高的擊穿電壓。超級結(jié)器件100還包括在有源區(qū)中設(shè)置在每個P —型立柱120之上的一個P —型本體區(qū)106，和包括設(shè)在每個P —型本體區(qū)106內(nèi)的多個N+源極區(qū)108以及設(shè)置在漂移層104上表面上方的多個柵極112。因為晶胞/元胞單元CELL或晶體管單元是重復(fù)出現(xiàn)的，現(xiàn)在以單獨一個晶胞單元進行示范性描述，一個柵極112對應(yīng)設(shè)置在相鄰兩個P —型本體區(qū)106各自的一部分區(qū)域的上方，該柵極112同時還設(shè)置在漂移層104位于該兩個相鄰P —型本體區(qū)106之間的區(qū)域的上方，兩個P —型本體區(qū)106中一者內(nèi)部的一個N+源極區(qū)108延伸到該柵極112的一側(cè)邊緣部分之下，兩個P —型本體區(qū)106中另一者內(nèi)部的一個N+源極區(qū)108也延伸到柵極112的相對另一側(cè)邊緣部分之下，并且柵極112通過未標注的柵極氧化層與下方的漂移層104或本體區(qū)106、源極區(qū)108絕緣。在施加適當電壓至柵極112的條件下，可在漂移層104位于該相鄰兩個P —型本體區(qū)106之間的區(qū)域(也即N型立柱122的頂部區(qū)域)和源極區(qū)108間構(gòu)建載流子的導(dǎo)電溝道，導(dǎo)電溝道形成于本體區(qū)106頂部的位于柵極112下方的區(qū)域并且是在源極區(qū)108和漂移層104之間，而與源極金屬114具有歐姆接觸的源極區(qū)108中的電子則通過導(dǎo)電溝道進入被耗盡的垂直的N型立柱122并中和正電荷，從而恢復(fù)N型立柱122被耗盡的N —型導(dǎo)電特性，由于垂直N型立柱122在器件的開啟階段具有比較低的電阻率，因而超級結(jié)器件100的整體導(dǎo)通電阻較常規(guī)MOSFET將明顯降低。
[0043]參見圖2A，在一個示意性但不構(gòu)成限制的范例中，從帶有超級結(jié)Super-Junct1n結(jié)構(gòu)的超級結(jié)器件200的俯視平面圖可以獲悉，在器件/芯片的中心區(qū)域設(shè)置有一個面積相對較大的有源區(qū)203，設(shè)置在有源區(qū)203外側(cè)的環(huán)形終端區(qū)環(huán)繞著有源區(qū)203。為了敘述的方便我們分段介紹終端區(qū)，終端區(qū)主要包括設(shè)置在該有源區(qū)203四周的比較靠近器件的周邊邊緣的橫向周邊區(qū)域201a、201c和縱向周邊區(qū)域201b、201d，以及終端區(qū)還包括比較靠近器件/芯片角部的四個拐角區(qū)域201^201€、2018、20111，其中拐角區(qū)域2016、2018互為對角以及拐角區(qū)域201f、201h互為對角。此外在有源區(qū)203的例如N型的半導(dǎo)體層中還設(shè)置有P型的阱區(qū)或者本體區(qū)204，本體區(qū)204在圖2A中用粗黑虛線條表征，這種布局從圖2B的截取于圖2A中器件的一個角落的示意圖也很容易得知。在圖2B中，橫向周邊區(qū)域201a中設(shè)置的P型立柱221平行于有源區(qū)203中設(shè)置的P型立柱223，但P型立柱221、223垂直于縱向周邊區(qū)域201b、拐角區(qū)域201e中設(shè)置的P型立柱222。很常見的情況是，由于在P型本體區(qū)204的邊緣區(qū)域尤其是在它的角部附近相對而言比較容易產(chǎn)生電場集中，終端區(qū)中的耗盡層以近似放射狀地從有源區(qū)203向外延展開，并且有源區(qū)203的四個角部對應(yīng)位于終端區(qū)的四個拐角區(qū)域201e、201f、201g、201h附近，則器件在反向偏置階段導(dǎo)致P型本體區(qū)204很容易在終端區(qū)的任意一個拐角區(qū)域誘發(fā)產(chǎn)生圖3A所示的耗盡層輪廓205，這種耗盡層輪廓205不同于常規(guī)具有良好擊穿效果的平面平行結(jié)，而是帶有柱面結(jié)或球面結(jié)的結(jié)彎曲效應(yīng)并對擊穿電壓有很大的負面影響。為了便于觀察和理解，圖3B還特意展示了在半導(dǎo)體層220中產(chǎn)生的耗盡層輪廓205的透視圖，這種耗盡輪廓常常使擊穿電壓降低，實質(zhì)上曲率半徑越小則電場越容易在終端彎曲處集聚，擊穿就越容易提前發(fā)生。為了抑制終端區(qū)的拐角區(qū)域中產(chǎn)生的耗盡層輪廓205的電荷不平衡，圖4展示了一種平衡電荷的布局方式，N型半導(dǎo)體層220中具有的長條狀或條紋狀的P型立柱222延伸進入邊緣區(qū)域或拐角區(qū)域，籍由引入的P型立柱222進行電荷平衡，來優(yōu)化耗盡層形貌。雖然圖4的布局方式在有源區(qū)203的中心部分中，基于P型立柱222可以處于均勻的排列狀態(tài)，很容易達到電荷平衡，然而在器件的邊緣區(qū)域和拐角處，卻很難獲得電荷平衡，從而使這些區(qū)域中的擊穿電壓BV較低，因此有必要進一步優(yōu)化超級結(jié)器件的有源單元拐角區(qū)和終端區(qū)拐角區(qū)的設(shè)計，以便在終端區(qū)中保持電場分布均勻以及擊穿電壓BV的均勻。
[0044]參見圖5的三維立體圖和圖6對應(yīng)的平面示意圖，該等實施例有別于圖2A、圖4單純利用條紋狀結(jié)構(gòu)Strip structure的摻雜立柱Pillar平衡終端區(qū)角部的電荷，圖5_6是以利用含有柱狀結(jié)構(gòu)Columnar-sharp的摻雜立柱的陣列Array來替代實現(xiàn)電荷平衡。后文我們在終端區(qū)中任意截取一個示范性的拐角區(qū)域201h進行闡釋。
[0045]參見圖6，終端區(qū)Terminat1n reg1n的一個橫向周邊區(qū)域201a中的N型半導(dǎo)體層220中摻雜形成有多條條狀的P型立柱211，終端區(qū)的另一個橫向周邊區(qū)域201c的N型半導(dǎo)體層220中也摻雜形成有多條條狀的P型立柱214，而有源區(qū)Active reg1n 203的N型半導(dǎo)體層220中亦摻雜形成有多條條狀的P型立柱213，條狀的P型立柱211、213、214并排設(shè)置且它們均沿著其長度方向橫向延伸。與此同時，終端區(qū)的一個縱向周邊區(qū)域201b的N型半導(dǎo)體層220中摻雜形成有多條條狀的P型立柱215，終端區(qū)的另一個橫向周邊區(qū)域201d的N型半導(dǎo)體層220中摻雜形成有多條條狀的P型立柱212，條狀的P型立柱212 (或215)并排設(shè)置且它們均沿著其長度方向縱向延伸。其中終端區(qū)的拐角區(qū)域201e銜接起周邊區(qū)域201a、201b，拐角區(qū)域201f銜接起周邊區(qū)域201b、201c，拐角區(qū)域201g銜接起周邊區(qū)域201c、201d，拐角區(qū)域201h銜接起周邊區(qū)域201d、201a，最終將終端區(qū)布置成環(huán)狀并將有源區(qū)203圍攏在其內(nèi)側(cè)，提高器件的耐壓程度。
[0046]圖7A-7N展示了含有不同陣列布局的各個實施例，下文將一一介紹。為了較為清晰的理解和敘述，在圖6中規(guī)定器件或芯片具有一組對邊邊緣線200A、200C和具有相對的另一組對邊邊緣線200B、200D，那么顯然邊緣線200A或200C和邊緣線200B或200D是互為垂直的，則我們冠之以邊緣線200A、200C的長度方向為橫向(或第一方向)和邊緣線200B、200D的長度方向為縱向(或正交于第一方向的第二方向)，而本申請上下文相繼陳列的橫向或縱向在此已經(jīng)被定義，但需要強調(diào)的是，這里指代的方向僅僅是方便敘述說明和視角上的觀察便利，并不構(gòu)成任何特定形式的結(jié)構(gòu)限制。
[0047]參見圖7A中，因為各拐角區(qū)域并無實質(zhì)差異，選取一個拐角區(qū)域201h作為代表進行討論。拐角區(qū)域201h中并未設(shè)置任何條狀的P型立柱，而是摻雜形成有立柱陣列251，陣列251中設(shè)置有多個截面為圓形或橢圓形或其他形狀的柱狀立柱206。圖7A暫時是以橫截面為圓形的圓柱狀的立柱206進行敘述性說明。在圖7A的實施例中預(yù)留出方形的拐角區(qū)域201h，將陣列251中每行的立柱206和每列的立柱206設(shè)置成標準陣列。為了與下文出現(xiàn)的非標準整列(如圖7D)以示區(qū)分，在本文中定義標準陣列如下:以任意相鄰的兩行立柱206與任意相鄰的兩列立柱206所限定出兩組立柱206^206^和206Ρ206?+1為例進行分析，其中1、j是大于I的自然數(shù)，同一行的立柱206^206^共一條橫向的線以及同一行的立柱206.j、206.j+1共另一條橫向的線，而同一列的立柱206 1、206.j貝Ij共一條縱向的線以及同一列的立柱2061+1、206j+1共另一條縱向的線。
[0048]對比圖7A和圖7D，發(fā)現(xiàn)圖7D中陣列251中立柱的分布不再是那么的十分規(guī)則，其上/前一行立柱252a與相鄰的下/后一行立柱252b交錯設(shè)置，后文中將繼續(xù)闡釋。
[0049]參見圖7A，在一些作為示范但不構(gòu)成限制的實施例中，橫向周邊區(qū)域201a中的任意一條P型立柱211的延長線上可設(shè)置陣列251中的一行立柱206，使它們共同位于一條橫向線上，但也可以是它們錯開讓P型立柱211與陣列中的行立柱206不予共線。同理，縱向周邊區(qū)域201d中的任意一條P型立柱212的延長線上也可以設(shè)置陣列251中的一列立柱206，使它們共同位于一條縱向線上，但也可以讓它們錯開而不予共線。在圖7A中，拐角區(qū)域201h的柱狀立柱206之間的晶胞間距Cell Pitch或單元間距Dl小于或等于有源區(qū)203中條狀立柱213之間的晶胞間距Cell Pitch或單元間距D，在一些實施例中，橫向周邊區(qū)域201a中的條狀立柱211之間的單元間距也為D，縱向周邊區(qū)域201d中的條狀立柱212之間的單元間距也為D。在一些可選實施例中，柱狀立柱206的單元間距Dl和條狀立柱213的單元間距D都等于L。
[0050]在圖7A的拐角區(qū)域201