封裝結(jié)構(gòu)及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種封裝結(jié)構(gòu)，尤指一種外觀呈非矩形狀的封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體封裝技術(shù)的演進,半導(dǎo)體裝置(Semiconductor device)已開發(fā)出不同的封裝型態(tài)。由于電子產(chǎn)品的微小化以及高運作速度需求的增加，為提高單一半導(dǎo)體封裝結(jié)構(gòu)的性能與容量以符合電子產(chǎn)品小型化(如節(jié)省封裝空間)的需求，半導(dǎo)體封裝結(jié)構(gòu)采多晶片模組化(Multichip Module)乃成一趨勢,此種封裝方式能發(fā)揮系統(tǒng)封裝(SiP)異質(zhì)整合特性，可將不同功用的電子元件，例如:記憶體、中央處理器、繪圖處理器、影像應(yīng)用處理器等，藉由封裝設(shè)計達到系統(tǒng)的整合，即將兩個或兩個以上的晶片組合在單一封裝結(jié)構(gòu)中，不僅縮減電子產(chǎn)品整體電路結(jié)構(gòu)體積，且能提升電性功能。也就是，多晶片封裝結(jié)構(gòu)可藉由將兩個或兩個以上的晶片組合在單一封裝結(jié)構(gòu)中，來使系統(tǒng)運作速度的限制最小化；此外，多晶片封裝結(jié)構(gòu)可減少晶片間連接線路的長度而降低訊號延遲以及存取時間。
[0003]圖1為現(xiàn)有封裝結(jié)構(gòu)I的立體示意圖，且如圖1A至圖1C所示，該封裝結(jié)構(gòu)I包括:一基板10、設(shè)于該基板10上的多個電子元件lla, lib, 11c、以及包覆該些電子元件11a, lib, Ilc的封裝體13。該基板10為電路板并呈矩形體。各該電子元件11a，lib, Ilc設(shè)于該基板10上且電性連接該基板10。
[0004]惟，現(xiàn)有封裝結(jié)構(gòu)I中，因該封裝體13均為矩形體，所以該封裝體13中會產(chǎn)生過多無效空間S (即未形成任何其它電子元件或線路)，致使該封裝結(jié)構(gòu)I的體積極大，且可利用的組裝密度降低，造成后續(xù)產(chǎn)品組裝后的成品整體體積難以縮小，導(dǎo)致產(chǎn)品難以符合微小化的需求。
[0005]此外，后續(xù)產(chǎn)品組裝時，受限于該封裝體13的外型，使外部組件(圖略)的設(shè)計無法依需求做變化，致使產(chǎn)品設(shè)計受限，而無法符合設(shè)計彈性化的需求。
[0006]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0007]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明的目的為揭露一種封裝結(jié)構(gòu)及其制法，以減少該封裝體中的無效空間。
[0008]本發(fā)明的封裝結(jié)構(gòu)，包括:基板，其具有相對的第一表面與第二表面；至少一電子元件，其設(shè)于該基板的第一表面上；以及封裝體，其設(shè)于該基板的第一表面上并包覆該些電子元件，且該封裝體的外觀輪廓呈非矩形體。
[0009]本發(fā)明還揭露一種封裝結(jié)構(gòu)的制法,包括:提供一具有相對的第一表面與第二表面的基板，且該基板的第一表面上具有至少一電子元件；以及形成封裝體于該基板的第一表面上，使該封裝體包覆該些電子元件，且該封裝體的外觀輪廓呈非矩形體。
[0010]前述的制法中，形成該封裝體的制程包括:形成封裝材于該基板的第一表面上，且該封裝材的外觀輪廓呈矩形體；以及移除部分該封裝材，以形成該封裝體。
[0011]前述的制法中，形成該封裝體的制程包括:提供一模具；將該基板與該電子元件設(shè)于該模具中；形成封裝材于該模具中，以形成外觀輪廓呈非矩形體的該封裝體；以及移除該模具。
[0012]前述的封裝結(jié)構(gòu)及其制法中，于形成該封裝體之前，該基板的外觀輪廓呈非矩形體；或者，于移除部分該封裝材時，一并移除其下的基板材質(zhì)，使該基板的外觀輪廓呈非矩形體。
[0013]前述的封裝結(jié)構(gòu)及其制法中，該基板的部分第一表面外露于該封裝體。
[0014]前述的封裝結(jié)構(gòu)及其制法中，該電子元件為多個時，至少二該電子元件相對于該第一表面的高度不相等。
[0015]前述的封裝結(jié)構(gòu)及其制法中，該封裝體的外觀輪廓欲與一外部組件嵌合的接觸頂面為不連續(xù)平面。
[0016]另外，前述的封裝結(jié)構(gòu)及其制法中，還包括設(shè)置外部組件于該封裝體上。例如，該外部組件的外觀輪廓與該封裝體的外觀輪廓呈現(xiàn)互補關(guān)系，使該外部組件與該封裝體能嵌合。具體地，該外部組件為螢?zāi)?、電子模組或電池。
[0017]由上可知，本發(fā)明的封裝結(jié)構(gòu)及其制法中，藉由移除部分封裝材而使該封裝體的外觀輪廓呈非矩形體，以減少無效空間的分布，所以相較于現(xiàn)有技術(shù)，本發(fā)明的封裝結(jié)構(gòu)的體積較小，且增加可利用的組裝密度，因而后續(xù)產(chǎn)品組裝后的成品整體體積將能縮小，以符合產(chǎn)品微小化的需求。
[0018]此外，于后續(xù)產(chǎn)品組裝時，不會受限該封裝體的外型，S卩外部組件的設(shè)計可依需求做變化，以符合設(shè)計彈性化的需求。
【附圖說明】
[0019]圖1為現(xiàn)有封裝結(jié)構(gòu)的立體示意圖；
[0020]圖1A至圖1C為現(xiàn)有封裝結(jié)構(gòu)的不同實施例的剖面示意圖；
[0021]圖2A至圖2C為本發(fā)明的封裝結(jié)構(gòu)的第一實施例的制法的剖面示意圖；其中，圖2B’為圖2B的立體圖，圖2C’為圖2C的立體圖，圖2C”為圖2C的另一實施例；
[0022]圖2D為圖2C的后續(xù)制法的剖面分解示意圖；其中，圖2D’為圖2D的封裝體的接觸頂面的示意圖；
[0023]圖3A及圖3B為本發(fā)明的封裝結(jié)構(gòu)的第二實施例的立體示意圖；其中，圖3A’為圖3A的另一實施例的剖面分解圖，圖3A”為圖3A的封裝體的接觸頂面的示意圖，圖3B’為圖3B的另一實施例的剖面分解圖；
[0024]圖3C為本發(fā)明的封裝結(jié)構(gòu)的第三實施例的立體示意圖；
[0025]圖4A至圖4C為本發(fā)明的封裝結(jié)構(gòu)的第四實施例的立體示意圖；其中，圖4A’至圖4C’為圖4A至圖4C的另一實施例的立體不意圖；以及
[0026]圖5為本發(fā)明的封裝結(jié)構(gòu)的第五實施例的制法的剖面示意圖。
[0027]符號說明
[0028]1，2，2，，3，3，，3”，4a，4b，4c, 5 封裝結(jié)構(gòu)
[0029]10，20，40a, 40b, 40c 基板
[0030]lla, lib, 11c, 21a, 21b, 21c, 51 電子元件
[0031]13，23，33，33，，33”，43a, 43b, 43c, 53 封裝體
[0032]20a第一表面
[0033]20b第二表面
[0034]23’封裝材
[0035]23a, 33a接觸頂面
[0036]24，34，34’外部組件
[0037]25導(dǎo)電元件
[0038]9模具
[0039]hi, h2, h3高度
[0040]S無效空間。
【具體實施方式】
[0041]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0042]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，所以不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實施的范疇。
[0043]圖2A至圖2D為本發(fā)明的封裝結(jié)構(gòu)2，2’的第一實施例的制法的剖面示意圖。
[0044]如圖2A所示，提供一具有相對的第一表面20a與第二表面20b的基板20，且設(shè)置多個電子兀件21a, 21b, 21c于該基板20的第一表面20a上。
[0045]于本步驟中，該基板20為電路板或陶瓷板并呈矩形體，且該基板20形成有電性連接該些電子元件21a，21b，21c的線路(圖略)。又有關(guān)基板的種類繁多，并無特別限制。
[0046]此外,該電子元件21a, 21b, 21c為主動元件、被動元件或其二者的組合(如堆迭組合、并排組合等)。具體地，該主動元件例如半導(dǎo)體元件(如晶片)，而該被動元件例如電阻、電容及電感。
[0047]又,各該電子兀件21a, 21b, 21c相對于該基板20的第一表面20a的高度hi, h2, h3
不相等。
[0048]如圖2B所示，形成封裝材23’于該基板20的第一表面20a上，以令該封裝材23’覆蓋該些電子元件21a，21b, 21c。
[0049]于本步驟中，該封裝材23’的外觀輪廓呈矩形體，如圖2B’所示。
[0050]如圖2C及圖2C’所示，移除部分該封裝材23’，以形成外觀輪廓呈非矩形體的封裝體23。
[0051]于本實施例中，移除部分該封裝材23’的方式可采用研磨(Grinding)、切割、蝕刻或其它制程。
[0052]此外，移除制程可依據(jù)各該電子元件21a，21b, 21c的高度hl，h2，h3移除部分該封裝材23’，即移除無效空間S(如圖2B及圖2B’所示)，使該封裝體23的外觀輪廓對應(yīng)各該電子元件21a，21b，21c的高度hl，h2，h3，即該封裝體23的外觀輪廓隨著各該電子元件21a, 21b, 21c 的高度 hi, h2, h3 起伏。
[0053]又，可選擇性形成屏蔽層(圖略)于該封裝體23的內(nèi)表面或外表面，以避免各該電子兀件21