半導(dǎo)體器件的制作方法
【專利說(shuō)明】半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]2014年6月25日提出的日本專利申請(qǐng)N0.2014-130052的公開(kāi)包括說(shuō)明書、附圖和摘要,并將其全部作為參考并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種半導(dǎo)體器件,例如,涉及能應(yīng)用于具有電容器的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0004]電容器是積累電荷的一種電子器件并用在例如DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)中。對(duì)于電容器,具有需要大電容的情況。隨著電容器表面面積的增加,電容器的電容將變大。因此,為了得到具有大電容的電容器,可以使電容器的表面面積變大。
[0005]同時(shí),現(xiàn)在希望半導(dǎo)體芯片的面積要小。為了形成該半導(dǎo)體芯片中的電容器,必須使電容器的平面形狀變小。然后,如例如專利文獻(xiàn)I至5所述,目前,電容器可以形成在布線層的凹進(jìn)部中。該電容器可以得到具有凹進(jìn)部的內(nèi)側(cè)表面的大表面面積,并具有小的平面形狀。
[0006]上述電容器具有夾住電容絕緣膜的兩個(gè)電極。兩個(gè)電極中的一個(gè)(例如,在通過(guò)使用上述凹進(jìn)部形成的電容器的情況下,上電極)可電連接到接地電位。當(dāng)在這種情況下用絕緣膜(例如,層間絕緣膜)覆蓋電容器時(shí),連接孔必須形成在該絕緣膜中。當(dāng)形成連接孔時(shí),存在與連接孔下端相接觸的電極電浮置的情況。
[0007]專利文獻(xiàn)6教導(dǎo)了當(dāng)形成連接孔時(shí)可通過(guò)反應(yīng)離子蝕刻(RIE)使電浮置的電極帶電。在這種情況下,電場(chǎng)由夾住電容絕緣膜的兩個(gè)電極之間的上述電荷產(chǎn)生。專利文獻(xiàn)6公開(kāi)了電容絕緣膜的耐壓性可通過(guò)該電場(chǎng)降低。然后,專利文獻(xiàn)6教導(dǎo)了將紫外光應(yīng)用于連接孔的底部。專利文獻(xiàn)6還教導(dǎo)了當(dāng)電浮置電極如上所述充電時(shí),通過(guò)紫外光移除該電極中積累的電子。
[0008][現(xiàn)有技術(shù)文獻(xiàn)]
[0009][專利文獻(xiàn)]
[0010][專利文獻(xiàn)I]
[0011]日本未審專利申請(qǐng)公開(kāi)N0.2005-101647
[0012][專利文獻(xiàn)2]
[0013]日本未審專利申請(qǐng)公開(kāi)N0.2011-14731
[0014][專利文獻(xiàn)3]
[0015]日本未審專利申請(qǐng)公開(kāi)N0.2011-54920
[0016][專利文獻(xiàn)4]
[0017]日本未審專利申請(qǐng)公開(kāi)N0.2013-55203
[0018][專利文獻(xiàn)5]
[0019]日本未審專利申請(qǐng)公開(kāi)N0.2013-89712
[0020][專利文獻(xiàn)6]
[0021]日本未審專利申請(qǐng)公開(kāi)N0.2007-128980
【發(fā)明內(nèi)容】
[0022]當(dāng)如上所述用絕緣膜(例如,層間絕緣膜)覆蓋電容器時(shí),連接孔可以形成在該絕緣膜中。如上所述,當(dāng)形成連接孔時(shí),存在位于電容器的連接孔下端的電極電浮置的情況。本發(fā)明的發(fā)明人發(fā)現(xiàn),在連接孔下端電極可以洗提。從該說(shuō)明書和附圖的描述中,其它目的和新的特征將變得明顯。
[0023]根據(jù)實(shí)施例,電容器包括第一電極和第二電極。第一電極電連接到晶體管。第二電極與第一電極分開(kāi)。而且,第二電極用絕緣覆蓋膜覆蓋。多個(gè)連接孔形成在絕緣覆蓋膜中。連接孔的下端與第二電極相接觸。當(dāng)?shù)诙姌O的電容用C[nF]表示且連接孔下端的總面積用Α[μπι2]表示時(shí),滿足下面的表達(dá)式(I)。
[0024]C/A ^ 1.98[nF/ym2]
[0025]根據(jù)上述實(shí)施例,抑制了在連接孔下端的第二電極的洗提。
【附圖說(shuō)明】
[0026]圖1是示出根據(jù)實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖;
[0027]圖2是用圖1的虛線α包圍的區(qū)域的放大圖;
[0028]圖3是示出根據(jù)實(shí)施例的半導(dǎo)體器件的構(gòu)造的截面圖;
[0029]圖4是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0030]圖5是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0031]圖6是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0032]圖7是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0033]圖8是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0034]圖9是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0035]圖10是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0036]圖11是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0037]圖12是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0038]圖13是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0039]圖14是示出圖1至3示出的半導(dǎo)體器件的生產(chǎn)過(guò)程的截面圖;
[0040]圖15是示出表達(dá)式(I)的C/A和連接孔中的第二電極的洗提發(fā)生概率之間關(guān)系的圖;
[0041]圖16是示出圖1的變形的平面圖;
[0042]圖17是示出圖3的變形的截面圖;
[0043]圖18是示出圖3的變形的截面圖;
[0044]圖19是示出電容器的變形的截面圖;
[0045]圖20是示出圖19所示的整個(gè)半導(dǎo)體器件的平面圖;
[0046]圖21是示出電容器的變形的截面圖;和
[0047]圖22是示出電容器的變形的平面圖。
【具體實(shí)施方式】
[0048]在下文中,將參考附圖描述本發(fā)明的實(shí)施例。在所有的圖中,相同的參考符號(hào)指定給相同的組成元件,并省略其重復(fù)的說(shuō)明。
[0049]圖1是示出根據(jù)實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的平面圖。圖2是用圖1的虛線a包圍的區(qū)域的放大圖。圖3是示出根據(jù)實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的截面圖。圖3的左側(cè)對(duì)應(yīng)于沿圖2的線A-A’切割的截面圖。
[0050]如圖3所示,半導(dǎo)體器件SD具有襯底SUB、晶體管TR1和電容器CP。晶體管TR1形成在襯底SUB的上方。電容器CP電連接到晶體管TR1。電容器CP包括第一電極ELI (下電極)、第二電極EL2(上電極)和電容絕緣膜CDL。第一電極ELI電連接到晶體管TR1。第二電極EL2與第一電極ELI相隔開(kāi)。電容絕緣膜CDL位于第一電極ELI和第二電極EL2之間。第二電極EL2覆蓋有層間絕緣膜ILD3(絕緣覆蓋膜)。如圖1和圖3所示,多個(gè)連接孔CH形成在該層間絕緣膜ILD3中。如圖3所示,每個(gè)連接孔CH的下端與第二電極EL2相接觸。通孔CVA嵌在每個(gè)連接孔CH中。當(dāng)?shù)诙姌OEL2的電容用C [nF]表示且連接孔CH下端的總面積用A[ ym2]表示時(shí),滿足下面的表達(dá)式(1)。在下文詳細(xì)描述為:
[0051]C/A 彡 1. 98[nF/ym2] (1)
[0052]參考圖3,首先描述半導(dǎo)體器件SD的截面結(jié)構(gòu)。半導(dǎo)體器件SD具有在襯底SUB上方的存儲(chǔ)器單元和邏輯電路。更具體描述地,襯底SUB具有存儲(chǔ)器區(qū)MR和邏輯區(qū)LR。半導(dǎo)體器件SD具有在存儲(chǔ)器區(qū)MR中的存儲(chǔ)器單元和在邏輯區(qū)LR中的邏輯電路。襯底SUB例如是半導(dǎo)體襯底(例如,硅襯底)或SOI (絕緣體上硅)襯底。
[0053]上述存儲(chǔ)器單元包括晶體管TR1和電容器CP。電容器CP電連接到晶體管TR1的源極和漏極中的一個(gè)(擴(kuò)散層DIF1)。位線BL電連接到晶體管TR1的源極和漏極中的另一個(gè)(擴(kuò)散層DIF1)。與此相反,上述邏輯電路包括晶體管TR2。在該圖中示出的示例中,晶體管TR1和晶體管TR2由場(chǎng)氧化膜F0X(元件間隔離層)相互隔開(kāi)。場(chǎng)氧化膜F0X例如由STI (淺溝槽隔離)或L0C0S(硅的局部氧化)形成。
[0054]晶體管TR2不限于組成邏輯電路的晶體管。晶體管TR2可包括存儲(chǔ)器區(qū)MR的外圍電路。換句話說(shuō),晶體管TR2可包括用于控制晶體管TR1的電路。具有與上述邏輯電路相同的結(jié)構(gòu)的晶體管用作該電路。
[0055]晶體管TR1經(jīng)由觸點(diǎn)CCT1和CCT2連接到電容器CP。從襯底SUB側(cè)按照順序在晶體管TR1 (襯底SUB)和電容器CP之間形成蝕刻停止層BEST、絕緣膜DL1、絕緣膜BDL和絕緣膜DL2。觸點(diǎn)CCT1形成在絕緣膜DL1中且穿透絕緣膜DL1和蝕刻停止層BEST。觸點(diǎn)CCT2形成在絕緣膜DL2中且穿透絕緣膜DL2和絕緣膜BDL。位線BL形成在絕緣膜DL2中。而且,位線BL經(jīng)由分別在絕緣膜DL1和BDL中形成的觸點(diǎn)BCT1和BCT2連接到晶體管TR1。
[0056]布線層IL形成在絕緣膜DL2上方。在布線層IL中按照順序重復(fù)地形成層間絕緣膜ILD和蝕刻停止層EST。正如下文將要詳述的,凹進(jìn)部REC1和凹進(jìn)部REC2形成在布線層IL中。通過(guò)使用凹進(jìn)部REC1和凹進(jìn)部REC2來(lái)形成電容器CP。正如下文將要詳述的,布線層IL具有在存儲(chǔ)器區(qū)MR中的通孔CVA和布線CWR以及在邏輯區(qū)LR中的布線LWR。
[0057]在該圖中示出的示例中,布線LWR (布線LWR1)形成在布線層IL最底層的層間絕緣膜ILD(層間絕緣膜ILD1)中。布線LWRl與晶體管TR2 —起組成上述邏輯電路。而