半導(dǎo)體器件的fowlp封裝結(jié)構(gòu)及制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件的F0WLP封裝結(jié)構(gòu)及制作方法，屬于集成電路芯片封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]圓片級(jí)扇出型封裝(F0WLP)技術(shù)是近年來(lái)出現(xiàn)的先進(jìn)半導(dǎo)體封裝技術(shù)。F0WLP集半導(dǎo)體制造技術(shù)、電子封裝技術(shù)、三維集成技術(shù)一身，形成一個(gè)先進(jìn)的、低成本、大尺度，晶圓級(jí)集成封裝技術(shù)。F0WLP技術(shù)的工藝流程從半導(dǎo)體器件制造的后道開(kāi)始，流向前道，再?gòu)那暗懒飨蚝蟮澜K結(jié)。
[0003]由于從順序上逆向(從后道到前道)，決定了在精度，平坦度，表面污染等控制上對(duì)該項(xiàng)工藝要求也是一逆向(從低到高)。而常規(guī)半導(dǎo)體器件的制作流程對(duì)前面提及的諸項(xiàng)管控則是從高到低。這對(duì)該工藝步驟的實(shí)施造成較大困難。為解決此難題，人們不得不在該步驟的實(shí)施，或該步驟的前部或后部工藝(即，芯片的貼片和絕緣層的沉積和圖形)，甚至芯片貼片在F0WLP工藝制程上的先后順序、芯片主動(dòng)面的空間取向(朝上，或朝下)、芯片主動(dòng)面上焊盤(pán)的延展而給出不同的解決方案。這樣不僅造成芯片之間介電質(zhì)填充、包覆工藝實(shí)施方法的不一，而且導(dǎo)致了半導(dǎo)體器件F0WLP封裝結(jié)構(gòu)上的不同。
[0004]現(xiàn)有的F0WLP解決方案是在芯片貼片的順序(Die First vs.Die Last)、介電質(zhì)填充和包覆材料、介電質(zhì)填充和包覆方法、芯片主動(dòng)面的空間取向等的搭配上而各異，形成不同的F0WLP技術(shù)(結(jié)構(gòu)及工藝實(shí)施方法)。但其實(shí)質(zhì)都是在圍繞如何解決芯片之間介電質(zhì)填充、包覆難題。
[0005]如圖1所示，臺(tái)灣專利TW201428815A(陳彥亨，等)采用Die First。芯片23貼在載板(載板-1)20上，主動(dòng)面朝下。芯片間介電質(zhì)層的填充采用塑封材料25。塑封材料的沉積采用層壓對(duì)芯片進(jìn)行包覆式填充。為進(jìn)行下一步工藝，載板(載板-1)20不得不去除，并在封裝的另一表面貼上另一載板(載板-2) 26。再在芯片主動(dòng)面上形成絕緣層、線路重布結(jié)構(gòu)27和導(dǎo)電凸塊28。由于采用了不同的載板兩次，增加了工藝時(shí)間，造成封裝成本上升。
[0006]如圖2所示，臺(tái)灣專利TW1302731B (楊文焜，等)揭示了另一種F0WLP技術(shù)。該技術(shù)米用Die First。芯片(晶粒)100’是先貼在載板(載板-1) 102’上，主動(dòng)面朝下。與圖1介紹的F0WLP技術(shù)不同點(diǎn)是:介電質(zhì)層的填充、包覆材料是Silicone (硅膠)，且填充材料300’的沉積主要采用印刷方式。顯然，為進(jìn)行下一步工藝(絕緣層的沉積和圖形、重布線結(jié)構(gòu)和凸點(diǎn)等)，載板(載板-1)102’得去除，另一載板(載板_2，剛性基板)400’得貼在封裝的另一表面上。這同樣需要使用兩個(gè)載板，造成封裝成本增加。
[0007]如圖3，中國(guó)專利CN103681371A(陳海杰，等)介紹了一種F0WLP技術(shù)。該技術(shù)采用Die First，但芯片200的主動(dòng)面朝上。為保證芯片間介電質(zhì)的填充、沉積及后步工藝，在F0WLP封裝實(shí)施前，須在芯片主動(dòng)面的焊盤(pán)210”上制作Cu-Pillar (銅柱)300”。并在介電質(zhì)填充層(塑封材料)410”塑封完成后，采用Grinding(磨拋)對(duì)塑封材料進(jìn)行減薄直至各焊盤(pán)上的銅柱300”均露出。最后再在介電質(zhì)層上制作重布線結(jié)構(gòu)520”和凸塊600”。這種技術(shù)雖避免了第二片載板的使用，但銅柱的制作和對(duì)塑封層的磨拋減薄、銅柱露頭的控制，使得該技術(shù)非常昂貴。
[0008]如圖4所示，中國(guó)專利CN101604638B (張黎，等)揭示了一種F0WLP技術(shù)。與前面介紹的技術(shù)不同是，該技術(shù)采用Die Lasto S卩，在載板上先做好鈍化層101”’、重布線結(jié)構(gòu)103”’，及介質(zhì)層104”’后，芯片106”’的主動(dòng)面朝下，以倒裝貼片的方法，使芯片主動(dòng)面上凸點(diǎn)107”’及焊料108”’與重布線結(jié)構(gòu)103”’上的端口 105”’連接。然后對(duì)整個(gè)載片采用塑封工藝進(jìn)行芯片之間介電質(zhì)層109”’填充、包覆。最后，去除載板并在所述與基板端連接之金屬電極102”’上制作焊球凸塊110”’。這種技術(shù)由于事先得對(duì)芯片106”’所在的晶圓進(jìn)行凸點(diǎn)107”’及焊料108”’的制作，并在芯片106”’放到F0WLP載板上時(shí)，還得采用倒裝回流的方法進(jìn)行鍵合，這同樣是昂貴的方案。

【發(fā)明內(nèi)容】

[0009]本發(fā)明擬解決的技術(shù)問(wèn)題是，在晶圓切割及芯片在載板上再分布貼片后，如何對(duì)芯片之間空隙進(jìn)行介電質(zhì)填充。芯片間介電質(zhì)填充工藝是從后道工藝(晶圓切割、貼片及固化)轉(zhuǎn)向前道工藝(絕緣層的沉積和圖形、金屬重布線層的沉積和圖形等)的關(guān)鍵轉(zhuǎn)折點(diǎn)。本發(fā)明提出了一新的F0WLP解決方案，除很好解決芯片間介電質(zhì)層的填充外，該方案產(chǎn)生的一種結(jié)構(gòu)也與其它現(xiàn)有F0WLP結(jié)構(gòu)有所不同。
[0010]本發(fā)明的半導(dǎo)體器件的F0WLP封裝結(jié)構(gòu)包括一個(gè)或多個(gè)帶有焊盤(pán)的芯片，所述芯片主動(dòng)面朝上，芯片非主動(dòng)面通過(guò)DAF膜粘接在載板上，載板上芯片四周的空隙填充介電質(zhì)材料形成介電質(zhì)層，且所述介電質(zhì)層的表面高度低于芯片主動(dòng)面表面；所述芯片主動(dòng)面和介電質(zhì)層頂部覆蓋有第一絕緣層，第一絕緣層在芯片主動(dòng)面焊盤(pán)上有開(kāi)口 ；第一絕緣層表面有重布線層，所述重布線層通過(guò)第一絕緣層的開(kāi)口與芯片主動(dòng)面的焊盤(pán)連接；所述第一絕緣層和重布線層上面覆蓋第二絕緣層，第二絕緣層在重布線層焊盤(pán)上有開(kāi)口 ；重布線層焊盤(pán)上有凸點(diǎn)下金屬層，在凸點(diǎn)下金屬層上有凸塊，所述凸塊通過(guò)凸點(diǎn)下金屬層、重布線層與芯片主動(dòng)面焊盤(pán)形成電連接。
[0011]上述半導(dǎo)體器件的F0WLP封裝結(jié)構(gòu)的制作方法包括以下工藝步驟:
[0012]對(duì)晶圓廠生產(chǎn)的晶圓的正面，即芯片主動(dòng)面所在的一面，覆蓋防護(hù)膜；在所述晶圓的背面貼上DAF膜；然后將晶圓切割成單個(gè)的芯片；
[0013]載板上制作對(duì)準(zhǔn)標(biāo)記，然后將芯片以主動(dòng)面朝上的方式貼到載板上表面，芯片與載板通過(guò)DAF膜緊密粘接；
[0014]將介電質(zhì)材料以膜輔助成型的方法填充載板上芯片間的空隙，形成介電質(zhì)層，且介電質(zhì)層表面高度低于芯片主動(dòng)面防護(hù)膜的高度；介電質(zhì)層的高度由成型塑封頭上包覆膜的膜厚控制；
[0015]固化介電質(zhì)層和DAF膜后，去掉所述防護(hù)膜，露出芯片的主動(dòng)面和主動(dòng)面上的焊盤(pán)；去除防護(hù)膜后，所述介電質(zhì)層表面高度仍比芯片主動(dòng)面上焊盤(pán)表面低；
[0016]在上步形成的載片正面涂覆第一絕緣層；在第一絕緣層表面形成開(kāi)口，露出芯片焊盤(pán)；
[0017]在第一絕緣層上形成重布線層，重布線層通過(guò)第一絕緣層的開(kāi)口與芯片焊盤(pán)相連；
[0018]在第一絕緣層和重布線層上涂覆第二絕緣層；在第二絕緣層表面形成開(kāi)口，露出重布線層焊盤(pán)；
[0019]在重布線層焊盤(pán)表面形成凸點(diǎn)下金屬層；
[0020]在凸點(diǎn)下金屬層表面形成凸塊，所述凸塊通過(guò)凸點(diǎn)下金屬層、重布線層與芯片主動(dòng)面焊盤(pán)形成電連接；
[0021]最后有兩種選擇，(1)將經(jīng)過(guò)上述處理得到的載板及其上構(gòu)造的F0WLP結(jié)構(gòu)進(jìn)行封裝分離切割得到單顆半導(dǎo)體器件，且載板留在封裝結(jié)構(gòu)里成為半導(dǎo)體器件的一部分；或者(2)對(duì)所述載板及其上構(gòu)造的F0WLP結(jié)構(gòu)先經(jīng)背面減薄磨拋掉載板，再繼續(xù)磨拋掉DAF膜直到芯片非主動(dòng)面時(shí)停止，然后在芯片非主動(dòng)面和介電質(zhì)層下表面涂覆保護(hù)膜，之后再進(jìn)行封裝分離切割獲得單顆半導(dǎo)體器件。
[0022]若所述載板為金屬、玻璃、陶瓷或有機(jī)基板，則選擇工藝(1);若所述載板為硅基板，則選擇工藝(2)。
[0023]具體的，晶圓正面所述防護(hù)膜的沉積通過(guò)噴涂、旋涂