金屬柵極結構的制作方法
【技術領域】
[0001]本發(fā)明涉及一種金屬柵極結構的制作方法，特別是涉及一種應用于具有不同柵極溝槽寬度的金屬柵極結構的制作方法。
【背景技術】
[0002]隨著集成電路領域的快速發(fā)展，高效能、高積成度、低成本、輕薄短小已成為電子產(chǎn)品設計制造上所追尋的目標。對目前的半導體產(chǎn)業(yè)而言，為了符合上述目標，往往需要在同一芯片上，制造出多種功能的元件。換言之，在同一芯片上，同一層材料層的不同區(qū)塊上，所形成的圖案密度會有高低不同的情形。
[0003]然而，以蝕刻作為圖案化的方法時，往往會因為圖案密度的差異而導致蝕刻速率的不平均，致使在密集區(qū)域和在寬疏區(qū)域的材料層被蝕刻的深度不一致，最后使得在密集區(qū)域的材料層高度較寬疏區(qū)域的材料層高，甚至在寬疏區(qū)域的材料層也會因為被過度蝕刻使得前層的材料層被曝露出來。如此一來，不但會影響元件整體的均一性，也會增加后續(xù)制作工藝的復雜度。
【發(fā)明內容】
[0004]本發(fā)明的目的在于提供一種金屬柵極結構的制作方法，以解決上述缺失。
[0005]為達上述目的，根據(jù)本發(fā)明的一實施例，提供一種金屬柵極結構的制作方法，包括提供基底，基底上設置有介電層，第一溝槽和第二溝槽設置介電層中，第一金屬層和第二金屬層分別填滿第一溝槽和第二溝槽，其中該第一溝槽的寬度小于該第二溝槽的寬度。之后，形成掩模層，以完全覆蓋第二溝槽。在掩模層的覆蓋下，進行第一蝕刻制作工藝以去除部分第一金屬層。最后進行第二蝕刻制作工藝，以同時去除部分第一金屬層和部分第二金屬層。
[0006]根據(jù)本發(fā)明的另一實施例，提供一種金屬柵極結構。金屬柵極結構包括基底、介電層、第一溝槽和第二溝槽、第一金屬層和第二金屬層以及蓋層。介電層設置于基底之上。第一溝槽和一第二溝槽，均設置于介電層中，其中第一溝槽的寬度小于第二溝槽的寬度。第一金屬層和第二金屬層分別設置于第一溝槽和第二溝槽內，其中第一金屬層的高度會小于或等于第二金屬層的高度。蓋層會分別設置于第一金屬層的頂面和第二金屬層的頂面上。
【附圖說明】
[0007]圖1至圖11為本發(fā)明各實施例金屬柵極結構的制作方法剖面示意圖。
[0008]主要元件符號說明
[0009]10 基底14蝕刻停止層
[0010]16 介電層18a第一溝槽
[0011]18b第二溝槽20a第一柵極介電層
[0012]20b第二柵極介電層22a第一柵極材料層
[0013]22b第二柵極材料層24a第一金屬層
[0014]24b第二金屬層26a第一金屬柵極結構
[0015]26b第二金屬柵極結構 28a頂面
[0016]28b頂面38蓋層
[0017]40介電薄膜42金屬化合物
[0018]44介電蓋層100半導體裝置半成品
[0019]A第一區(qū)域B第二區(qū)域
[0020]H1第一預定高度H2第二預定高度
[0021]H3第三預定高度H4第四預定高度
[0022]H5第五預定高度H6第六預定高度
[0023]H7第七預定高度H8第八預定高度
[0024]ΔΗ高度差P1第一蝕刻制作工藝
[0025]P2第二蝕刻制作工藝 T1預定厚度
[0026]T2預定厚度W1寬度
[0027]W2寬度
【具體實施方式】
[0028]在下文中，將加以陳述本發(fā)明的半導體元件結構及其制作方法的【具體實施方式】，以使本技術領域中具有通常技術者可據(jù)以實施本發(fā)明。該些【具體實施方式】可參考相對應的附圖，使該些附圖構成實施方式的一部分。雖然本發(fā)明的實施例公開如下，然而其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范疇內，可作些許的更動與潤飾。
[0029]圖1至圖11是根據(jù)本發(fā)明的優(yōu)選實施例繪示的金屬柵極結構的制作方法。圖1是本發(fā)明實施例在制作工藝初始階段半導體裝置半成品的剖視圖。在此制作工藝階段，半導體裝置半成品100至少包括一基底10、一設置在基底10上的介電層16、設置于介電層16內的一第一溝槽18a和一第二溝槽18b、設置于第一溝槽18a內的一第一金屬層24a以及設置于第二溝槽18b內的一第二金屬層24b。具體來說，基底10上會定義有一第一區(qū)域A和一第二區(qū)域B，例如分別是寬疏區(qū)域和密集區(qū)域，致使在后續(xù)制作工藝中兩區(qū)域會分別具有低元件密度和高元件密度。其中，基底10可以一硅基底、一鍺基底、一砷化鎵基底、一硅鍺基底、一硅覆絕緣基底或是其它適合的材料，此外，基底10可以為一鰭狀結構或者一平面結構。
[0030]第一溝槽18a和第二溝槽18b分別被設置于第一區(qū)域A和第二區(qū)域B，且第一溝槽18a的寬度W1會小于第二溝槽18b的寬度W2。優(yōu)選來說，第一溝槽18a的寬度W1至少是第二溝槽18b的寬度W2的三分之一以下。需注意的是，在本說明書中全文所稱的「溝槽寬度」是指與載流子通道長度平行的溝槽一側邊的長度，也可稱作是指由柵極間隙壁(圖未示)或由蝕刻停止層14環(huán)繞設置而形成的封閉區(qū)域短邊長度
[0031]在完成取代金屬柵極(replacement metal gate, RMG)制作工藝之后，第一金屬層24a以及第二金屬層24b會分別填滿第一溝槽18a和第二溝槽18b，使得第一金屬層24a以及第二金屬層24b的頂面28a、28b會分別切齊于介電層16的頂面，因此其頂面均位于一第一預定高度H1。第一金屬層24a和第二金屬層24b與基底10之間優(yōu)選至少還包括一柵極介電層20a、20b，例如高介電常數(shù)介電層，以及一柵極材料層22a、22b，例如一功函數(shù)層，致使柵極介電層20a、20b、柵極材料層22a、22b以及金屬層24a、24b可以依序設置于溝槽18a、18b內。此外，還可以設置阻障層及/或黏著層(圖未示)于柵極介電層和柵極材料層間及/或柵極材料層和金屬層間，以避免相鄰層間的原子擴散或是增加相鄰層間的黏著力。
[0032]如上所述，本實施例的半導體裝置半成品100是經(jīng)由施行取代金屬柵極(replacement metal gate, RMG)的高介電常數(shù)介電層后置(high-K last)制作工藝而得，因此位于第一溝槽18a和第二溝槽18b內的第一柵極介電層20a和第一柵極材料層22a以及第二柵極介電層20b和第二柵極材料層22b均會具有U字型的剖面外觀。然而，根據(jù)其他制作工藝需求，半導體裝置半成品100內的柵極介電層也可以具有不同的剖面外觀。舉例來說，對于由施行取代金屬柵極的高介電常數(shù)介電層前置(high-K first)制作工藝而得半導體裝置半成品，柵極介電層可以具有一字型的剖面外觀。
[0033]上述第一柵極介電層20a和第二柵極介電層20b的組成可以包括介電常數(shù)大約大于20的金屬氧化物，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，例如:氧化給(hafnium oxide, Hf02)、娃酸給氧化合物(hafnium silicon oxide, HfSi04)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfS1N)、氧化招(aluminum oxide, A1203)、氧化鑭(lanthanum oxide, La203)、招酸鑭(lanthanum aluminum oxide, LaAlO)、氧化組(tantalum oxide, Ta205)、氧化錯(zirconium oxide, Zr02)、娃酸錯氧化合物(zirconiumsilicon oxide, ZrSi04)、錯酸給(hafnium zirconium oxide, HfZrO)、氧化鐿(yttriumoxide, Yb203)、,思秘組氧化物(strontium bismuth tantalate, SrBi2Ta209, SBT)、錯鈦酸鉛(lead zirconate titanate, PbZrxTi! x03, PZT)或欽酸鋇銀(barium strontiumtitanate, BaxSr! xTi03, BST)等或是其它適合的介電材料，但不以上述為限。第一柵極材料層22a和第二柵極材料層22b作為一功函數(shù)層，其材質的選用由之后所要形成的晶體管是P型或N型而定。舉例來說，當晶體管是P型時，功函數(shù)層可為一氮化鈦金屬層；而當晶體管是N型時，功函數(shù)層可為一氮化鋁金屬層。阻障層的組成可例如為一氮化鈦層、一氮化鉭層或由氮化鈦層及氮化鉭層所組成的復合結構層，但本發(fā)明不以此為限。此外，第一金屬層24a和第二金屬層24b可以獨立地選自具有低電阻材料特性的鋁、鎢或其它適合的金屬或
1=1 寸 ο
[0034]仍如圖1所示，接著可以形成一掩模層32，以完全覆蓋住第二溝槽18b。其中，掩模層32例如是通過施行黃光光刻制作工藝而得的圖案化光致抗蝕劑，或是通過施行黃光光刻制作工藝、介電層沉積制作工藝以及蝕刻制作工藝而得的圖案化介電層，但不限定于此。具體來說，掩模層32會完全覆蓋住第二溝槽18b內的第二柵極介電層20b、第二柵極材料層22b以及第二金屬