一種cis器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種CIS器件的制造方法。
【背景技術(shù)】
[0002]自上世紀(jì)60年代末期美國貝爾實(shí)驗(yàn)室提出固態(tài)成像器件概念后，固體圖像傳感器便得到了迅速發(fā)展，成為傳感技術(shù)中的一個重要分支。它是個人計(jì)算機(jī)多媒體不可缺少的外設(shè)，也是監(jiān)控設(shè)備中的核心器件。
[0003]近年來，由于集成電路設(shè)計(jì)技術(shù)和工藝水平的提高，CIS(英文全稱:CM0S ImageSensor，中文全稱:互補(bǔ)金屬氧化物半導(dǎo)體圖像傳感器)器件因其固有的諸如像元內(nèi)放大、列并行結(jié)構(gòu)，集成度高、采用單電源和低電壓供電、成本低和技術(shù)門檻低等特點(diǎn)得到更廣泛地應(yīng)用。并且，低成本、單芯片、功耗低和設(shè)計(jì)簡單等優(yōu)點(diǎn)，使CIS器件在保安監(jiān)視系統(tǒng)、可視電話、可拍照手機(jī)、玩具、汽車和醫(yī)療電子等低端像素產(chǎn)品領(lǐng)域中大出風(fēng)頭。
[0004]WP (英文全稱:White Pixel，中文全稱:白色像素)是指在無光照條件下CIS器件輸出的DN值>64的像素?cái)?shù)量，它是評估CIS器件性能的一個重要指標(biāo)，直接反應(yīng)器件成像質(zhì)量。因此，提高CIS器件WP性能，即降低白色像素點(diǎn)(英文:WP Count)是CIS器件制造工藝的一個長期目標(biāo)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種CIS器件的制造方法，以解決現(xiàn)有技術(shù)中存在的上述技術(shù)問題。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種CIS器件的制造方法，包括:
[0007]步驟1:提供襯底、所述襯底背面設(shè)置有一硬掩模板；
[0008]步驟2:對所述襯底的10器件進(jìn)行源漏極淺摻雜；
[0009]步驟3:對襯底的像素區(qū)進(jìn)行源漏極淺摻雜；
[0010]步驟4:去除硬掩模板。
[0011]作為優(yōu)選，所述硬掩模板由氧化硅和氮化硅組成。
[0012]作為優(yōu)選，采用濕法工藝去除所述硬掩模板。
[0013]作為優(yōu)選，還包括步驟5:制備柵極側(cè)墻。
[0014]作為優(yōu)選，所述步驟2包括:對所述10器件的源漏極所在區(qū)域進(jìn)行光刻，接著對所述源漏極所在區(qū)域進(jìn)行離子注入。
[0015]作為優(yōu)選，所述步驟2還包括去除光刻膠步驟。
[0016]作為優(yōu)選，所述步驟3包括:對所述像素區(qū)的源漏極所在區(qū)域進(jìn)行光刻，接著對所述源漏極所在區(qū)域進(jìn)行離子注入，并去除光刻膠。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明提供一種CIS器件的制造方法，包括:步驟1:提供襯底、所述襯底背面設(shè)置有一硬掩模板；步驟2:對所述襯底的10器件進(jìn)行源漏極淺摻雜；步驟3:對襯底的像素區(qū)進(jìn)行源漏極淺摻雜；步驟4:去除硬掩模板。本發(fā)明將CIS器件像素區(qū)的LDD (淺摻雜源漏極注入)制程，放置在多晶硅硬掩模板去除(Poly HM Remove)制程之前，使得原有制程中白色像素點(diǎn)的值由原來的2700左右降低至現(xiàn)在的2200，從而使晶圓邊緣(Wafer Edge)的良率失效降低，即提高了產(chǎn)品良率。
【附圖說明】
[0018]圖1為本發(fā)明一【具體實(shí)施方式】中CIS器件的制造方法的流程示意圖。
【具體實(shí)施方式】
[0019]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。需說明的是，本發(fā)明附圖均采用簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0020]如圖1所示，本發(fā)明提供一種CIS器件的制造方法，包括:
[0021]步驟1:提供襯底，所述襯底背面設(shè)置有一硬掩模板，較佳的，所述硬掩模板由氧化硅和氮化硅組成，所述硬掩模板用于在多晶硅刻蝕以及后續(xù)離子注入過程中起到阻擋作用；
[0022]步驟2:對所述襯底的10器件進(jìn)行源漏極淺摻雜；
[0023]所述步驟2包括:
[0024]對所述10器件的源漏極所在區(qū)域以外的其它區(qū)域涂覆光刻膠，
[0025]對所述10器件的源漏極所在區(qū)域進(jìn)行刻蝕處理，
[0026]接著對所述源漏極所在區(qū)域進(jìn)行離子注入；
[0027]最后去除所述10器件的源漏極所在區(qū)域以外的其它區(qū)域的光刻膠，完成10器件的源漏極淺摻雜。
[0028]步驟3:對襯底的像素區(qū)進(jìn)行源漏極淺摻雜；
[0029]具體地，所述步驟3包括:
[0030]對所述襯底的像素區(qū)的源漏極所在區(qū)域以外的其它區(qū)域涂覆光刻膠，
[0031]對所述襯底的像素區(qū)的源漏極所在區(qū)域進(jìn)行刻蝕處理，
[0032]接著對所述源漏極所在區(qū)域進(jìn)行離子注入；
[0033]最后去除所述襯底的像素區(qū)的源漏極所在區(qū)域以外的其它區(qū)域的光刻膠，完成10器件的源漏極淺摻雜。
[0034]步驟4:去除硬掩模板，具體地，本發(fā)明采用濕法工藝去除所述硬掩模板，當(dāng)然也可以采用化學(xué)機(jī)械研磨工藝去除所述硬掩模板。
[0035]步驟5:制備柵極側(cè)墻。
[0036]綜上所述，本發(fā)明提供一種CIS器件的制造方法，包括:步驟1:提供襯底、所述襯底背面設(shè)置有一硬掩模板；步驟2:對所述襯底的10器件進(jìn)行源漏極淺摻雜；步驟3:對襯底的像素區(qū)進(jìn)行源漏極淺摻雜；步驟4:去除硬掩模板。本發(fā)明將CIS器件像素區(qū)的LDD (淺摻雜源漏極注入)制程，放置在多晶硅硬掩模板去除(Poly HM Remove)制程之前，使得原有制程中白色像素點(diǎn)的值由原來的2700左右降低至現(xiàn)在的2200，從而使晶圓邊緣(WaferEdge)的良率失效降低，即提高了產(chǎn)品良率。
[0037]顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種CIS器件的制造方法，其特征在于，包括: 步驟1:提供襯底、所述襯底背面設(shè)置有一硬掩模板； 步驟2:對所述襯底的10器件進(jìn)行源漏極淺摻雜； 步驟3:對襯底的像素區(qū)進(jìn)行源漏極淺摻雜； 步驟4:去除硬掩模板。2.如權(quán)利要求1所述的一種CIS器件的制造方法，其特征在于，所述硬掩模板由氧化硅和氮化硅組成。3.如權(quán)利要求1所述的一種CIS器件的制造方法，其特征在于，采用濕法工藝去除所述硬掩模板。4.如權(quán)利要求1所述的一種CIS器件的制造方法，其特征在于，還包括步驟5:制備柵極側(cè)墻。5.如權(quán)利要求1所述的一種CIS器件的制造方法，其特征在于，所述步驟2包括:對所述10器件的源漏極所在區(qū)域進(jìn)行光刻，接著對所述源漏極所在區(qū)域進(jìn)行離子注入。6.如權(quán)利要求5所述的一種CIS器件的制造方法，其特征在于，所述步驟2還包括去除光刻膠步驟。7.如權(quán)利要求1所述的一種CIS器件的制造方法，其特征在于，所述步驟3包括:對所述像素區(qū)的源漏極所在區(qū)域進(jìn)行光刻，接著對所述源漏極所在區(qū)域進(jìn)行離子注入，并去除光刻膠。
【專利摘要】本發(fā)明公開了一種CIS器件的制造方法，包括：步驟1：提供襯底、所述襯底背面設(shè)置有一硬掩模板；步驟2：對所述襯底的IO器件進(jìn)行源漏極淺摻雜；步驟3：對襯底的像素區(qū)進(jìn)行源漏極淺摻雜；步驟4：去除硬掩模板。本發(fā)明將CIS器件像素區(qū)的LDD制程，放置在多晶硅硬掩模板去除制程之前，使得原有制程中白色像素點(diǎn)中值在2700左右將至現(xiàn)在的2200，使得晶圓邊緣的良率失效降低，即提高了產(chǎn)品良率。
【IPC分類】H01L27/146, H01L21/266
【公開號】CN105280663
【申請?zhí)枴緾N201510680467
【發(fā)明人】范洋洋, 孫昌
【申請人】上海華力微電子有限公司
【公開日】2016年1月27日
【申請日】2015年10月19日